[发明专利]半导体装置及其制造方法

权利要求书

1.一种半导体装置，其具备：

第1芯片，其具有第1配线、与所述第1配线电连接的第1连接垫、及第1虚设垫；及

第2芯片，其具有第2配线、与所述第2配线电连接并且与所述第1连接垫接合的第2连接垫、及与所述第1虚设垫接合的第2虚设垫；

所述第1虚设垫的厚度小于所述第1连接垫的厚度且所述第2虚设垫的厚度也小于所述第2连接垫的厚度，或者，所述第1虚设垫的厚度小于所述第1连接垫的厚度或所述第2虚设垫的厚度小于所述第2连接垫的厚度。

2.一种半导体装置，其具备：

第1芯片，其具有第1配线、与所述第1配线电连接的第1连接垫、及第1虚设垫；及

第2芯片，其具有第2配线、与所述第2配线电连接并且与所述第1连接垫接合的第2连接垫、及与所述第1虚设垫接合的第2虚设垫；

所述第1虚设垫与所述第1配线电连接，或所述第2虚设垫与所述第2配线电连接。

3.根据权利要求2所述的半导体装置，其中所述第1连接垫经由第1接触通孔与所述第1配线连接并且所述第2连接垫与所述第2配线直接连接，或者，所述第1连接垫与所述第1配线直接连接并且所述第2连接垫经由第2接点与所述第2配线连接。

4.根据权利要求1所述的半导体装置，其中所述第1连接垫与所述第1配线直接连接并且所述第2连接垫也与所述第2配线直接连接，

所述第1虚设垫的厚度小于所述第1连接垫的厚度，或所述第2虚设垫的厚度小于所述第2连接垫的厚度。

5.根据权利要求1所述的半导体装置，其中所述第1连接垫经由第1接触通孔与所述第1配线电连接并且所述第2连接垫经由第2接触通孔与所述第2配线电连接，或者，所述第1连接垫经由所述第1接触通孔与所述第1配线电连接或所述第2连接垫经由所述第2接触通孔与所述第2配线电连接。

6.根据权利要求1所述的半导体装置，其中所述第1连接垫与所述第1配线直接连接并且所述第2连接垫与所述第2配线直接连接，或者，所述第1连接垫与所述第1配线直接连接或所述第2连接垫与所述第2配线直接连接。

7.根据权利要求6所述的半导体装置，其中所述第1虚设垫及所述第2虚设垫中的具有小于所述第1连接垫或所述第2连接垫的厚度的虚设垫与所述第1配线或所述第2配线绝缘。

8.根据权利要求1所述的半导体装置，其中所述第1虚设垫及所述第2虚设垫的接合面积小于所述第1连接垫与所述第2连接垫的接合面积。

9.根据权利要求2所述的半导体装置，其中所述第1连接垫与所述第1配线直接连接并且所述第2连接垫与所述第2配线直接连接，或者，所述第1连接垫与所述第1配线直接连接或所述第2连接垫与所述第2配线直接连接。

10.一种半导体装置的制造方法，其包含：

在形成在第1配线上的层间绝缘膜形成多个凹部，并将金属嵌入所述多个凹部，由此形成与所述第1配线电连接的第1连接垫、及第1虚设垫，所述第1配线设置在第1晶圆；

在形成在第2配线上的层间绝缘膜形成多个凹部，并将金属嵌入所述多个凹部，由此形成与所述第2配线电连接的第2连接垫、及第2虚设垫，所述第2配线设置在第2晶圆；

将所述第1连接垫与所述第2连接垫接合，并且将所述第1虚设垫与所述第2虚设垫接合；

所述半导体装置的制造方法以下述方式形成所述凹部，即，所述第1虚设垫的厚度小于所述第1连接垫的厚度且所述第2虚设垫的厚度也小于所述第2连接垫的厚度，或者，所述第1虚设垫的厚度小于所述第1连接垫的厚度或所述第2虚设垫的厚度小于所述第2连接垫的厚度。

11.根据权利要求10所述的半导体装置的制造方法，其在所述层间绝缘膜上形成抗蚀剂，

使用灰度光刻法在所述抗蚀剂同时形成具有深度不同的2种凹部的图案，

将所述抗蚀剂作为掩模对所述层间绝缘膜进行蚀刻。