[发明专利]半导体元件及其制作方法

权利要求书

1.一种制作半导体元件的方法，其特征在于，包含：

形成栅极结构于基底上；

形成间隙壁于该栅极结构旁；

形成第一凹槽于该间隙壁旁；

削薄部分该间隙壁，同时去除该间隙壁两侧的部分该基底以形成孔洞于该间隙壁正下方；以及

形成外延层于该孔洞内以形成突起部，其中在形成该外延层时进行同步掺杂以形成由该突起部构成的轻掺杂漏极。

2.如权利要求1所述的方法，其中该外延层包括第一外延层，

所述方法另包含：

进行第一蚀刻制作工艺去除该基底以形成第二凹槽；

进行第二蚀刻制作工艺以削薄该间隙壁；

进行第三蚀刻制作工艺扩大该第二凹槽以形成该第一凹槽；以及

形成该第一外延层于该第一凹槽内。

3.如权利要求2所述的方法，其中该第一蚀刻制作工艺包含干蚀刻制作工艺。

4.如权利要求2所述的方法，其中该第二蚀刻制作工艺包含干蚀刻制作工艺。

5.如权利要求2所述的方法，其中该第三蚀刻制作工艺包含湿蚀刻制作工艺。

6.如权利要求2所述的方法，其中该外延层还包括第二外延层和第三外延层，所述方法另包含：

进行第四蚀刻制作工艺去除该第一外延层；

形成该第二外延层包含现场掺质于该第一外延层上；以及

形成该第三外延层于该第二外延层上。

7.如权利要求6所述的方法，其中该第一外延层以及该第二外延层包含相反掺质。

8.如权利要求6所述的方法，其中该第二外延层包含第一V形。

9. 如权利要求2所述的方法，其中该突起部的数量为二个，分别为第一突起部及第二突起部，所述方法另包含：

形成该第一突起部于该第一外延层一侧；以及

形成该第二突起部于该第一外延层另一侧。

10.如权利要求9所述的方法，其中该第一突起部包含第二V形设于该间隙壁下方。

11.如权利要求10所述的方法，其中该第二V形的夹角大于30度以及小于90度。

12.一种采用如权利要求1所述方法制得的半导体元件，其特征在于，包含：

栅极结构，设于基底上，其中该基底包含六角形凹槽以及突出部；

间隙壁，设于该栅极结构旁，于一俯视视角，该基底的该突出部突出于该间隙壁；以及

外延层，设于该间隙壁旁及该六角形凹槽上，其中该外延层包含突起部具有大于30度的夹角位于该间隙壁下方，且该突起部设于该六角形凹槽的一侧，且该突起部与该间隙壁的底面直接接触。

13.如权利要求12所述的半导体元件，其中该突起部的数量为二个，分别为第一突起部及第二突起部，该第一突起部设于该外延层一侧，该第二突起部设于该外延层另一侧。

14.如权利要求13所述的半导体元件，其中该第一突起部包含V形位于该间隙壁下方。

15.如权利要求14所述的半导体元件，其中该V形的夹角大于30度以及小于90度。

16.如权利要求13所述的半导体元件，其中该第一突起部深度小于该外延层厚度的五分之一。