[发明专利]半导体封装结构和其制造方法

说明书

本公开涉及一种半导体封装结构和用于制造半导体封装结构的方法。所述半导体封装结构包括封装衬底、封装体、至少一个通道以及至少一个半导体元件。所述封装体设置在所述封装衬底上，并具有外周面，且包括第一封装体部分和第二封装体部分，所述第二封装体部分与所述第一封装体部分间隔开。所述至少一个通道由所述第一封装体部分和所述第二封装体部分界定，且所述通道具有在所述封装体的所述外周面的至少一个开口。所述至少一个半导体元件设置在所述封装衬底上，并显露于所述通道中。

技术领域

本公开涉及一种半导体封装结构以及一种制造方法，且涉及一种包括至少一个通道的半导体封装结构，以及一种用于制造所述半导体封装结构的方法。

背景技术

响应于电子元件变得更轻、更薄和更小的趋势，半导体封装被堆叠(例如，三维(3D)堆叠)以集成不同元件，并且通过垂直集成显著减小整体尺寸。然而，在比较性3D堆叠结构中，中间层的元件被化合物覆盖，因此，元件在操作时产生的热更难以消散。此外，在3D堆叠结构中，难以通过模封或其它处理设备(例如，激光或等离子体)直接在中间层中形成用于显露元件的结构。

发明内容

在一些实施例中，一种半导体封装结构包括封装衬底、封装体、至少一个通道和至少一个半导体元件。所述封装体设置在所述封装衬底上，并具有外周面，且包括第一封装体部分和第二封装体部分，所述第二封装体部分与所述第一封装体部分间隔开。所述至少一个通道由所述第一封装体部分和所述第二封装体部分界定，且所述通道具有在所述封装体的所述外周面的至少一个开口。所述至少一个半导体元件设置在所述封装衬底上，并显露于所述通道中。

在一些实施例中，一种半导体封装结构包括：封装衬底；封装体，其包括多个封装体部分；模块衬底，其设置在所述封装体部分上，并与所述封装体部分直接接触；以及至少一个半导体元件，其设置在所述封装衬底上，并位于所述封装体部分之间。所述封装体设置在所述封装衬底上，且每一个所述封装体部分包括相应内侧面、与所述相应内侧面相对的相应外侧面，以及延伸于所述相应内侧面与所述相应外侧面之间的相应上表面，其中所述封装体部分的所述相应内侧面界定一个通道，且所述相应内侧面的平坦度小于所述相应上表面的平坦度。

在一些实施例中，一种用于制造半导体封装结构的方法包括：(a)提供封装衬底，且至少一个半导体元件设置在所述封装衬底上；(b)形成至少一种覆盖材料于所述封装衬底上，以覆盖所述半导体元件；(c)形成封装体于所述封装衬底上，以覆盖所述覆盖材料，其中所述覆盖材料的至少一个端面从所述封装体显露；以及(d)移除所述覆盖材料，以形成至少一个通道。

附图说明

当结合附图阅读时，可从以下具体实施方式容易地理解本公开的一些实施例的各方面。应注意，各种结构可能未按比例绘制，且各种结构的尺寸可出于论述的清楚起见而任意增大或减小。

图1显示本公开的一些实施例的半导体封装结构的剖视图。

图2显示图1的立体图。

图3显示图2的剖视图。

图4显示本公开的一些实施例的半导体封装结构的剖视图。

图5显示图4的立体图。

图6显示本公开的一些实施例的半导体封装结构的剖视图。

图7显示本公开的一些实施例的半导体封装结构的剖视图。

图8显示本公开的一些实施例的半导体封装结构的剖视图。

图9显示本公开的一些实施例的半导体封装结构的剖视图。

图10显示本公开的一些实施例的半导体封装结构的剖视图。

图11显示本公开的一些实施例的半导体封装结构的剖视图。

图12显示本公开的一些实施例的半导体封装结构的剖视图。