[发明专利]半导体装置有效
申请号: | 202010107413.5 | 申请日: | 2020-02-21 |
公开(公告)号: | CN112563241B | 公开(公告)日: | 2023-08-29 |
发明(设计)人: | 新居雅人 | 申请(专利权)人: | 铠侠股份有限公司 |
主分类号: | H01L23/528 | 分类号: | H01L23/528;H01L23/538;H01L21/768 |
代理公司: | 永新专利商标代理有限公司 72002 | 代理人: | 徐殿军 |
地址: | 日本*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 半导体 装置 | ||
实施方式提供一种能够确保各晶片间的接合强度及导通性的半导体装置。实施方式的半导体装置具有第1晶片、第1配线层、第1绝缘层、第1电极、第2晶片、第2配线层、第2绝缘层、第2电极和第1层。第1电极具有第1面、第2面、第3面及第4面。第2电极具有第5面、第6面、第7面、第2侧面及第8面。第1层设于第4面与第1绝缘层中的将第4面包围的部分之间,从第3面在第1方向上远离而设置。
本申请主张以第2019-164496号日本专利申请(申请日:2019年9月10日)为基础申请的优先权。本申请通过引用该基础申请而包含基础申请的全部内容。
技术领域
本发明的实施方式涉及半导体装置。
背景技术
作为半导体装置,提出了将具有各种功能的集成电路以晶片水平单独制作、然后将晶片彼此贴合而做成1个芯片的结构。
发明内容
本发明要解决的问题是提供一种能够确保各晶片间的接合强度及导通性的半导体装置。
技术方案的半导体装置具有第1晶片、第1配线层、第1绝缘层、第1电极、第2晶片、第2配线层、第2绝缘层、第2电极和第1层。第1配线层设于第1晶片。第1绝缘层相对于第1配线层设于第1方向的一侧。第1电极设于第1绝缘层内,具有与第1配线层连接的第1面、位于在第1方向的一侧上远离第1面的位置的第2面、位于在第1方向的一侧上比第2面更远离第1面的位置的第3面、从第1面朝向第2面的第1侧面、以及从第2面朝向第3面的第4面。第2配线层设于第2晶片。第2绝缘层相对于第2配线层设于第1方向的另一侧。第2电极设于第2绝缘层内,具有与第2配线层连接的第5面、位于在第1方向的另一侧上远离第5面的位置的第6面、位于在第1方向的另一侧上比第6面更远离第5面的位置并与第3面连接的第7面、从第5面朝向第6面的第2侧面、以及从第6面朝向第7面的第8面。第1层设于第4面与第1绝缘层中的将第4面包围的部分之间,在第1方向上远离第3面而设置。
附图说明
图1是表示实施方式的半导体装置的放大剖面图。
图2是用来说明实施方式的半导体装置的制造工序的工序图。
图3是用来说明实施方式的半导体装置的制造工序的工序图。
图4是用来说明实施方式的半导体装置的制造工序的工序图。
图5是用来说明实施方式的半导体装置的制造工序的工序图。
图6是用来说明实施方式的半导体装置的制造工序的工序图。
图7是用来说明实施方式的半导体装置的制造工序的工序图。
图8是用来说明实施方式的半导体装置的制造工序的工序图。
图9是用来说明实施方式的半导体装置的制造工序的工序图。
图10是用来说明实施方式的半导体装置的制造工序的工序图。
图11是用来说明实施方式的半导体装置的制造工序的工序图。
图12是有关实施方式的变形例的对应于图1的放大剖面图。
图13是有关实施方式的变形例的对应于图1的放大剖面图。
图14是有关实施方式的变形例的对应于图1的放大剖面图。
图15是有关实施方式的变形例的对应于图1的放大剖面图。
图16是有关实施方式的变形例的对应于图1的放大剖面图。
标号说明
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于铠侠股份有限公司,未经铠侠股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202010107413.5/2.html,转载请声明来源钻瓜专利网。
- 上一篇:一种基于微流控和ELISA分析的外泌体分离检测系统
- 下一篇:薄膜制造方法