[发明专利]半导体模块、半导体部件及其制造方法

说明书

本发明提供一种能够提高散热效率的半导体模块、半导体部件及其制造方法。半导体模块(1)具有：电源部(40)；RAM部(50)，其作为RAM模块，具有与逻辑芯片(20)的露出面和电源部(40)的露出面的相向配置的相向面，并且以跨多个逻辑芯片用信号端子(22)的一部分和多个电源部用电源端子(41)的一部分的方式配置；以及支承基板(10)，其具有能够向逻辑芯片和电源部(40)供电的供电电路，并且一个主面与RAM部(50)的作为相向面的反面的散热面邻接配置，支承基板(10)通过供电电路(12)而与逻辑芯片用电源端子(21)的至少一部分和电源部用电源端子(41)的另一部分电连接，并且，在与RAM部(50)重叠的位置，具有与RAM部(50)的散热面接触且在厚度方向贯通的散热导孔(11)。

技术领域

本发明涉及半导体模块、半导体部件及其制造方法。

背景技术

以往，作为存储装置，已知有DRAM(Dynamic Random Access Memory：动态随机存取存储器)等易失性存储器(RAM)。对于DRAM要求其大容量化，以能够承受运算装置(以下称为逻辑芯片)的高性能化和数据量的增大。因此，一直都在追求通过存储器(存储单元阵列、存储芯片)的微型化以及单元的平面增设来得到大容量化。但另一方面，又因为微型化导致的对噪声的脆弱性、裸片(die)面积的增加等，这种大容量化到达了极限。

因此，最近提出了层叠多个平面的存储器来进行三维化(3D化)从而实现大容量化的技术。另外，提出了通过重叠配置逻辑芯片和RAM来减小逻辑芯片和RAM的设置面积的半导体模块(例如，参照专利文献1-3)。

现有技术文献

专利文献

专利文献1：日本特开2015-216169号公报。

专利文献1：美国专利公开第2015/255411号公报。

专利文献1：美国专利公开第2018/182744号公报。

发明内容

发明要解决的问题

如专利文献1至3所述，通过重叠配置两个芯片，能够缩短两个芯片间的距离。由此，能够期待两个芯片间的带宽提高。另一方面，通过在基板上配置两个芯片，配置在基板近侧的芯片被配置为夹在基板和其他个芯片的中间。由此，配置在基板近侧的芯片的散热效率有可能降低。因此，优选有能够实现提高散热效率的结构。

本发明的目的在于，提供一种能够提高散热效率的半导体模块、半导体部件及其制造方法。

用于解决问题的方案

本发明涉及一种半导体模块，其具有：散热器；逻辑芯片，其与所述散热器的一个面邻接配置，并在作为与所述散热器邻接的面的反面的露出面具有多个逻辑芯片用电源端子和多个逻辑芯片用信号端子；电源部，其在所述逻辑芯片的露出面的面内方向与所述逻辑芯片并排地设置，并在朝向与所述逻辑芯片的露出面相同的方向的露出面具有多个电源部用电源端子；RAM部，其作为RAM模块，具有相向地配置在所述逻辑芯片的露出面和所述电源部的露出面的相向面，并且以跨多个所述逻辑芯片用信号端子的一部分和多个所述电源部用电源端子的一部分的方式配置；以及支承基板，其具有能够向所述逻辑芯片和所述电源部供电的供电电路，并且一个主面与所述RAM部的作为相向面的反面的散热面邻接配置，所述支承基板通过所述供电电路与所述逻辑芯片用电源端子的至少一部分和所述电源部用电源端子的另一部分电连接，并且，在与所述RAM部重叠的位置，具有与所述RAM部的散热面接触且在厚度方向贯通的散热导孔。

此外优选，所述电源部配置在所述散热器的与所述逻辑芯片的配置面相同的面。

此外优选，所述支承基板在所述一个主面中的与所述RAM部重叠的位置具有在厚度方向上凹陷的凹部。