[发明专利]具有布线结构的半导体存储器装置

权利要求书

1.一种半导体存储器装置，该半导体存储器装置包括：

第一基板，该第一基板包括沿着第一方向彼此相邻地依次相邻布置的第一区域、第二区域和第三区域；

存储块，该存储块包括交替地层叠在所述第一基板上方的多个电极和多个层间介电层；

狭缝，该狭缝在所述第二区域中将所述存储块划分为第一电极结构和第二电极结构；以及

在所述第二区域中形成至所述存储块中的不同深度的多个阶梯形凹槽，多个所述阶梯形凹槽被所述狭缝划分，

其中，所述第一电极结构和所述第二电极结构在与所述第一方向交叉的第二方向上彼此相邻设置并且所述狭缝插置在所述第一电极结构和所述第二电极结构之间。

2.根据权利要求1所述的半导体存储器装置，其中，所述第一电极结构的各个电极在任一个所述阶梯形凹槽中具有通过位于其上的另一电极暴露的第一焊盘区域，所述第二电极结构的各个电极在任一个所述阶梯形凹槽中具有通过位于其上的另一电极暴露的第二焊盘区域，并且位于相同阶梯形凹槽中并设置在相同层的所述第一电极结构的第一焊盘区域和所述第二电极结构的第二焊盘区域在所述第二方向上彼此相邻设置并且所述狭缝插置在所述第一电极结构的第一焊盘区域和所述第二电极结构的第二焊盘区域之间。

3.根据权利要求1所述的半导体存储器装置，

其中，所述第一电极结构设置在所述第一区域和所述第二区域中，并且所述第二电极结构设置在所述第三区域和所述第二区域中，

其中，所述第二电极结构的电极当中位于上部位置的一些电极被任一个所述阶梯形凹槽划分，并且所述第二电极结构的除了所述一些电极之外的剩余电极未被所述阶梯形凹槽划分。

4.根据权利要求1所述的半导体存储器装置，该半导体存储器装置还包括：

沟槽，该沟槽设置在所述第二区域中，并且当从顶部看时与多个所述阶梯形凹槽中的至少一个所述阶梯形凹槽交叠，

其中，与所述沟槽交叠的所述阶梯形凹槽具有从所述沟槽的底表面垂直地凹陷到所述存储块中的形状。

5.根据权利要求4所述的半导体存储器装置，其中，所述沟槽在所述第二方向上延伸，穿过所述第一电极结构，穿过所述第二电极结构的面向所述狭缝的第一侧表面，并且未达到所述第二电极结构的背离所述第一侧表面的第二侧表面，并且

其中，在所述阶梯形凹槽当中，未与所述沟槽交叠的阶梯形凹槽在所述第二区域中在所述第二方向上穿过所述第一电极结构和所述第二电极结构。

6.根据权利要求2所述的半导体存储器装置，该半导体存储器装置还包括：

多个第一接触插塞，多个所述第一接触插塞分别联接到所述第一电极结构的电极的第一焊盘区域和所述第二电极结构的电极的第二焊盘区域；以及

多个顶部布线，多个所述顶部布线设置在所述存储块上方，并且通过所述第一接触插塞共同联接到设置在相同层的第一焊盘区域和第二焊盘区域。

7.根据权利要求6所述的半导体存储器装置，其中，所述顶部布线在所述第二方向上延伸并且与所述狭缝交叉。

8.根据权利要求6所述的半导体存储器装置，其中，所述顶部布线设置在所述存储块在所述第二方向上的宽度内。

9.根据权利要求6所述的半导体存储器装置，该半导体存储器装置还包括：

设置在所述第一基板下方的第二基板；以及

设置在所述第一基板与所述第二基板之间的逻辑电路。

10.根据权利要求9所述的半导体存储器装置，该半导体存储器装置还包括：

第二接触插塞，所述第二接触插塞穿过所述狭缝并且将所述顶部布线和所述逻辑电路电联接。

11.根据权利要求6所述的半导体存储器装置，该半导体存储器装置还包括：

第二基板，该第二基板设置在所述第一基板上方；以及

逻辑电路，该逻辑电路设置在所述第一基板与所述第二基板之间。