[发明专利]一种均衡电阻的布线方法有效
| 申请号： | 202011606911.0 | 申请日： | 2020-12-30 |
| 公开（公告）号： | CN112632899B | 公开（公告）日： | 2022-05-24 |
| 发明（设计）人： | 代超;杨祖声;刘伟平;陆涛涛 | 申请（专利权）人： | 上海华大九天信息科技有限公司 |
| 主分类号： | G06F30/394 | 分类号： | G06F30/394 |
| 代理公司： | 北京德崇智捷知识产权代理有限公司 11467 | 代理人： | 王金双 |
| 地址： | 201306 上海市浦东新区中国（上*** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种均衡电阻的布线方法，包括以下步骤：在布线区域内选择布线对象以及布线轨道；根据布线对象切分布线通道，计算切分后每段布线通道内的布线条数；初始化每段布线通道，连接每段布线通道内相同线网的布线，生成所有线网的整体布线并计算电阻值；根据电阻值和每段布线通道的布线条数，调整布线宽度，迭代至每段布线通道的电阻值满足布线要求的电阻比例。本发明的均衡电阻的布线方法，能够在限定区域内自动分配线宽，在在指定区域叠加蛇形布线，实现整体布线电阻均衡。 | ||
| 搜索关键词： | 一种 均衡 电阻 布线 方法 | ||
【主权项】：
暂无信息
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于上海华大九天信息科技有限公司，未经上海华大九天信息科技有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/202011606911.0/，转载请声明来源钻瓜专利网。
- 同类专利
- 一种基于A星优化算法的PCB布线路径寻优方法及系统-202310955908.7
- 邱柯妮;郭权葆;崔天昊;关永;陈旭青 - 苏州容汇科技有限公司
- 2023-08-01 - 2023-10-27 - G06F30/394
- 本发明公开一种基于A星优化算法的PCB布线路径寻优方法及系统，涉及电子设计自动化软件技术领域。所述方法包括：构建A星优化算法；所述A星优化算法是通过对A星算法的总代价函数进行优化确定的；所述总代价函数包括实际代价优化函数和启发式优化函数；所述实际代价优化函数是通过起始节点、当前节点以及目标节点构建的；所述启发式优化函数是通过引入父节点构建的；所述父节点为当前节点向前追溯所得到的节点；利用所述A星优化算法，在PCB布线模拟环境中进行路径寻优，得到最优布线路径。本发明能够通过对A星算法进行优化，实现缩小A星算法在PCB布线模拟环境中的搜索空间。
- 布线方法及装置、计算装置和存储介质-202310956530.2
- 李海博;张亚东;李起宏;陆涛涛 - 北京华大九天科技股份有限公司
- 2023-08-01 - 2023-10-27 - G06F30/394
- 本发明公开了一种布线方法及装置、计算装置和存储介质。根据本发明实施例的布线方法包括获取接线处的初始布线区域和约束规则；根据所述接线处的初始布线区域和所述约束规则，得到合规布线区域；以及根据所述合规布线区域进行布线，其中，所述合规布线区域位于所述初始布线区域中。根据本发明实施例的布线方法及装置、计算装置和存储介质，能够有效减少设计规则违反。
- 一种电网潮流图布线方法及系统-202310576126.2
- 苏运光;陈连杰;高源;司鹏;彭晖;黄昆;许花 - 国电南瑞科技股份有限公司;国网电力科学研究院有限公司;国网浙江省电力有限公司
- 2023-05-22 - 2023-10-27 - G06F30/394
- 本发明公开了一种电网潮流图布线方法，包括以下步骤：通道划分前先对布局的节点进行网格化，将节点位置移动到距离节点最近的空网格上；计及点图元位置以及边界，生成布线通道；按规则生成路径搜索树；通过对路径搜索树的解析，进而构建线路的可布线路径，选择一条最优路径作为最终布线路径；对所有布线路径进行避让调整，得到最终布线。本发明还公开了一种基于路径生成树的电网潮流图布线系统，包括实现上述步骤的具体模块。本发明有效解决“瓶口”布不通的问题；其次，改线探索法中双向端点出发分别作逃避线为从首端节点出发，末端端点为导向，寻找可布线通道链，提高了搜索路径的效率。
- 模拟IC布局布线协同的数据集构建方法及版图生成方法-202310873176.7
- 尹勇;张勇;贾博文;徐宁 - 武汉理工大学
- 2023-07-14 - 2023-10-24 - G06F30/394
- 本发明公开了一种模拟IC布局布线协同的数据集构建方法及版图生成方法，数据集构建方法包括：1)模拟IC的GDSII版图解析文件中器件或匹配块的位置信息和实际尺寸的提取与计算；根据模拟IC的GDSII版图解析文件构成，提取模块定义和引用定义的相对坐标和参考坐标位置信息，并计算得到对应器件或匹配块的绝对坐标和实际尺寸；包括：模块定义部分相对坐标信息提取；引用定义部分参考坐标提取；绝对坐标与实际尺寸计算；2)网表数据匹配自动标注；通过与网表文件的器件关联，完成对网表中器件或匹配块的位置信息和实际尺寸信息标注，实现模拟IC布局布线协同的数据集构建。本发明避免了人工标注数据集的精力消耗与不同工作人员标注数据集的差异与错误。
- 一种传输线设置方法、装置、设备及介质-202311206599.X
- 李楠;李岩 - 浪潮（山东）计算机科技有限公司
- 2023-09-19 - 2023-10-24 - G06F30/394
- 本申请公开了一种传输线设置方法、装置、设备及介质，涉及传输线领域，方法包括：在印刷电路板图的球栅阵列封装区域中创建第一仿真传输线和第二仿真传输线，基于均不添加目标铜片的第一仿真传输线和均已添加所述目标铜片的第二仿真传输线将每个目标铜片造成的铜片传输时延等价为相应长度的目标传输线，并通过在常规走线区域增加传输线的方式使得任意两条仿真传输线分别对应的实际传输线长度和对应的所有目标铜片的总虚拟传输线长度和之相等，通过长度相等使得任意两条仿真传输线的时延等长。
- 布线方法、装置、终端及存储介质-202211431452.6
- 许荣峰;卢萧;易春来;林哲民 - 深圳市奇普乐芯片技术有限公司;上海奇普乐芯片科技有限公司
- 2022-11-14 - 2023-10-20 - G06F30/394
- 本申请公开了一种布线方法、装置、终端及存储介质，方法包括：在第一显示界面设置m个目标芯片和中介层中的n个元件模块中的引脚的网表名称和布线类型，响应于第一显示界面中的目标控件执行的触发操作，在目标显示界面显示依据引脚网表名称和布线类型所生成的布线图。本发明通过自动识别引脚的网表名称和信号类型，来确定各个引脚的连接关系，从而在目标显示界面直接基于引脚间的连接关系显示对应的布线图，实现了芯片与中介层之间的自动连接，提高了布线效率。此外，本发明还通过设置不同引脚的网表名称和信号类型，从而针对不同的引脚的网表名称和信号类型生成不同的布线图，以使芯片与中介层间的布线清晰化，提高用户体验度。
- 一种高速信号线的优化结构-202321093069.4
- 明睿;王灿钟 - 深圳市一博科技股份有限公司
- 2023-05-09 - 2023-10-20 - G06F30/394
- 本实用新型公开了一种高速信号线的优化结构，两段宽度不同的高速信号线图形之间设置过渡信号线图形，高速信号线图形的宽度大于过渡信号线图形的宽度，过渡信号线图形与高速信号线图形之间设置过渡图形，过渡图形为第一弧线、高速信号线图形内切矩形的边缘线、第二弧线及过渡信号线图形中轴线的垂直线首尾连接形成的包围图形，过渡图形的宽度自靠近高速信号线图形的一端指向自身主体方向均匀变化。本实用新型提供一种高速信号线的优化结构，在两段宽度不同的高速信号线图形之间设置一段用于线宽过渡的过渡信号线，从而使得高速信号线与过渡信号线之间的线宽变化均匀，走线阻抗数值不发生突变。
- 一种渐近线结构-202321103827.6
- 吴均;明睿 - 深圳市一博科技股份有限公司
- 2023-05-09 - 2023-10-20 - G06F30/394
- 本实用新型公开了一种渐近线结构，包括第一高速信号线图形与第二高速信号线图形，第一高速信号线图形与第二高速信号线图形之间设置渐近线图形，渐近线图形的宽度自第一高速信号线端向第二高速信号线端均匀递减，第一高速信号线图形的中轴线与第二高速信号线图形的中轴线处于同一直线上，渐近线图形呈梯形结构；或者，包括第一高速信号线图形与第二高速信号线图形，第一高速信号线图形与第二高速信号线图形之间设置渐近线图形，渐近线图形的宽度自第一高速信号线端向第二高速信号线端均匀递减，第一高速信号线图形的中轴线与第二高速信号线图形的中轴线垂直，渐近线图形的边缘为两条平滑的曲线。
- 处理PCB板上半导体元器件的协和效应的方法、系统和模型-202310730218.1
- 钟媚青;孟萃;刘以农;张茂兴;冯博伦 - 清华大学
- 2023-06-19 - 2023-10-17 - G06F30/394
- 本申请公开了一种处理PCB板上半导体元器件的协和效应的方法、系统和模型，通过本申请预先获知了PCB板上的半导体元器件在瞬时电离辐射和电磁脉冲复合环境下的协和效应，为PCB板上的半导体元器件的防护设计提供了参考，使得PCB板上的半导体元器件得到了更好的防护。
- 一种FPGA的布线方法及装置-202310761423.4
- 李海波;闵祥伟;王兴刚;魏山菊;王铜铜;范召;宋国民 - 广东高云半导体科技股份有限公司
- 2023-06-25 - 2023-10-17 - G06F30/394
- 一种FPGA的布线方法及装置，包括：对待布线FPGA器件中每种类型的布线节点，获取该类型布线节点与其他类型布线节点之间的连接规则信息作为该类型布线节点的布线规则信息；利用所有类型布线节点的布线规则信息和经过布局的网表中逻辑资源的位置信息对所述经过布局的网表中具有连接关系的逻辑资源进行FPGA布线。本申请实施例通过每种类型的布线节点对应的连接规则信息就能实现对经过布局的网表中具有连接关系的逻辑资源进行FPGA布线，从而避免了建立布线资源有向图，节省了因布线资源有向图的建立带来的内存开销，并且提高了FPGA软件开发工具的迭代速度和对大规模FPGA器件支持的持续可扩展性。
- 一种传播式分割方法及装置、电子设备、介质-202310925883.6
- 邵中尉;孙亚强;张吉锋;周思远 - 上海思尔芯技术股份有限公司
- 2023-07-26 - 2023-10-13 - G06F30/394
- 本申请提供一种传播式分割方法及装置、电子设备、介质，应用于电子设计自动化技术领域，其中传播式分割包括：确定需要进行Die级分割的当前验证芯片；依据波传播方向在当前验证芯片所在的层结构上向后扫描，以获取出第一验证芯片；确定当前验证芯片中的第一目标节点；根据当前验证芯片与第一邻居验证芯片之间的物理互连线，按最短路径策略确定出第一目标节点在当前验证芯片中对应的映射节点位置。通过将FPGA级的初步分割结果细分到Die级进行精确分割，分割位置更合理，更有利于进行资源利用，切割代价更合理和高效，能够提高分割验证整体效率。
- 一种多人合作的顶层版图布线方法-202310823164.3
- 来佳艳;连瑞;张世康;朱琪;肖培磊 - 中国电子科技集团公司第五十八研究所
- 2023-07-06 - 2023-10-10 - G06F30/394
- 本发明涉及半导体芯片版图设计技术领域，具体涉及一种多人合作的顶层版图布线方法。包括以下步骤：步骤1)：顶层版图设计师创建顶层版图；步骤2)：顶层版图设计师根据布线人数将顶层版图模块按区域分成多个部分；步骤3)：所有版图设计师进行各自分配区域的版图布线；步骤4)：以上布线完成后，释放各自版图权限交由顶层版图设计师进行整体顶层版图的查漏补缺和布线优化。本发明通过多人合作布线方法并利用EDA工具版图设计软件中的LAYOUTXL功能，成倍的缩短了大规模顶层版图的布线周期，大幅度提高了大规模顶层版图设计师的工作效率。
- 一种网格线转换铜面的方法、装置及存储介质-202211674153.5
- 方志成;唐缨;汪小青;肖景鹏;李宁华;何瑞鹏 - 广东依顿电子科技股份有限公司
- 2022-12-26 - 2023-10-10 - G06F30/394
- 本发明公开了一种网格线转换铜面的方法、装置及存储介质，包括获取电路板线路图文件的网格线的信息；分析和计算网格线的信息，获得外围框线；根据外围框线在网格区域中填充着色并移除网格线。本发明通过对电路板线路图文件的网格线的信息进行分析和计算获得外围框线之后，根据外围框线在网格区域中填充着色并移除网格线，从而可以实现网格线与铜面的自动转换，提升了网格线转换为铜面的处理速度和效率，有利于节省时间和减少人为操作失误，可以有效提高电路板设计和制作的准确性。
- 全流程布局布线增量优化方法、装置及计算机设备-202311011396.5
- 请求不公布姓名 - 正心元科技（杭州）有限公司
- 2023-08-10 - 2023-10-03 - G06F30/394
- 本发明提供一种全流程布局布线增量优化方法、装置及计算机设备，该方法包括：根据布局布线后的综合时序分析结果，获取所有不满足核心约束条件的违规单元；在所有违规单元中确定所需优化的一个或多个独立的目标违规单元；调整每一目标违规单元的位置或面积并同步调整与该目标违规单元相连接的邻近单元的布线以满足核心约束条件；更新一个或多个独立的目标违规单元优化后的布局布线环境并输出更新后的综合时序分析结果；基于更新后的综合时序分析结果判断是否存在违规单元；若是，则在新的布局布线环境中重新获取所有不满足核心约束条件的违规单元并确定所需优化的目标违规单元并重复上述优化步骤。
- 一种芯片控制标准单元放置优化拥塞的方法-202310593116.X
- 程晓 - 上海亿家芯集成电路设计有限公司
- 2023-05-24 - 2023-10-03 - G06F30/394
- 本发明涉及芯片技术领域，具体提供了一种芯片控制标准单元放置优化拥塞的方法，所述方法包括：获取芯片的布局结果以及预走线结果以获取产生拥塞的区域；获取拥塞区域相关的子模块以及所述子模块的特征以获取控制子模块的信息，其中，所述控制子模块为因产生拥塞所需要调整的子模块；基于控制子模块的标准单元的分布信息以及标准单元的总面积生成控制子模块的放置区域、放置区域的创建位置以及放置区域面积；创建控制子模块内标准单元的放置区域，约束放置区域内标准单元的放置密度以形成新的布局方案；重新对芯片的门级网表进行布局以及预走线步骤；本发明能快速解决子模块的拥塞问题，避免后期实际走线时发生违反设计规则的情况。
- 一种FPGA布线拥塞预测方法及系统-202110691125.3
- 田春生;陈雷;王硕;周婧;庞永江;周冲;马筱婧;张瑶伟;杜忠;王郁景;张璐;席培培 - 北京时代民芯科技有限公司;北京微电子技术研究所
- 2021-06-22 - 2023-10-03 - G06F30/394
- 本发明涉及一种FPGA布线拥塞预测方法及系统，包括：首先将FPGA布线拥塞预测问题建模为图像转换问题；根据所述图像转换问题，提取出所需要的特征信息参数；定义循环一致性生成对抗网络模型对所述图像转换问题进行求解，得到布线拥塞预测的结果。通过本发明所设计的FPGA布线拥塞预测方法及系统，可以在布局阶段根据一系列的中间及结果文件，对布线拥塞的结果进行精准预测，从而降低布线迭代所需耗费的时间，进一步提升FPGA EDA工具的工作效率，为FPGA的健康可持续发展提供有力支撑。
- SoC总线系统的自动生成方法、装置、存储介质和电子设备-202310755641.7
- 武天桥;叶飞;屠庆东 - 芯思原微电子有限公司
- 2023-06-21 - 2023-09-29 - G06F30/394
- 本发明提供一种SoC总线系统的自动生成方法、装置、存储介质和电子设备，首先根据SoC的架构信息对表格模板进行配置处理得到表格文件；所述表格模板为待配置SoC架构信息的模板，并配置脚本参数，所述脚本参数至少包括表格路径和校验信息；然后，根据所述脚本参数对所述表格文件进行处理生成总线结构可综合代码及其约束文件；最后，执行所述总线结构可综合代码及其约束文件自动生成SoC总线系统。通过配置直观、不易出错的表格文件，能够自动生成相应的定制化代码即总线结构可综合化代码及其约束文件，从而大大降低了手工设计所需要的大量的设计时间，助力设计功能迭代，极大提升了设计效率。
- 一种用于高速并行计算的片间总线协议实现方法-202311078073.8
- 王聪;王嘉琦 - 成都金支点科技有限公司
- 2023-08-25 - 2023-09-29 - G06F30/394
- 本发明请求保护一种用于高速并行计算的片间总线协议实现方法，获取发送节点待同步控制指令，其中，发送节点待同步控制指令通过对接收节点待同步控制指令进行串并转换缓存获取；基于发送节点待同步控制指令和接收节点待同步控制指令，确定发送节点待同步控制指令中的差异内容；对差异内容进行分析，确定位于由差异内容确定的控制芯片的引脚处的引脚指令；基于引脚指令，结合差异内容，创建差异内容对应的协议实现模块；基于协议实现模块对接收节点待同步控制指令对应的接收总线指令进行协议实现，获取协议实现后的发送总线指令。由此该方案解决了不同芯片以片外高速串行总线传输片内并行数据时，因握手信号错位而导致的传输错误问题。
- 基于决策协商算法的多实例化分块布图下的顶层布线方法-202310520554.3
- 张学伟;杨航;蔡志匡;王泊宁;王子轩;郭宇锋 - 南京邮电大学
- 2023-05-10 - 2023-09-26 - G06F30/394
- 本发明公开基于决策协商算法的多实例化分块布图下的顶层布线方法，有效解决多实例化分块布线难以布通、用时过长、路径过长等问题，属于计算、推算或计数的技术领域。本发明提出一种非均匀划分网格形式拟定备选点集，确定端点间布线的可选通道；通过决策提取和决策评价算法处理多实例化产生的路径冗余和短路问题，在候选决策集上通过改进BFS算法确定可行解，在可行解中循环进行决策评价，淘汰低分决策，确定曼哈顿路径最短的最优解。通过实验分析证明本发明所提方法在合理时间范围内可以解决多实例化模块的顶层布线问题，在路径长度方面得到了较优解。
- 一种多电压域SoC芯片中数模接口绕线处理方法及系统-202310636635.X
- 杨丽萍;李建;谢江滨 - 杭州晶华微电子股份有限公司
- 2023-05-31 - 2023-09-22 - G06F30/394
- 本发明提供了一种多电压域SoC芯片中数模接口绕线处理方法及系统，先根据多电压域SoC芯片的封装信息获取芯片中模拟电路的绕线列表并确定芯片的布局规划，再根据绕线列表中多个IP的输出pin脚与布局规划中多个IO的输出pin脚的位置和连接关系，自动将IP输出pin脚位置调整为靠近IO输出pin脚位置，然后判断出正确输出pin脚名称并获取信号线名称，自动判断出信号线的数模接口类型，根据数模接口类型和电压域的电压值分别对多个电压域进行划分得到多个绕线区域，最后根据绕线列表中的电流分别对各个绕线区域中的信号线设置绕线参数，再根据各个绕线区域和绕线参数自动完成各个绕线区域中信号线的绕线，避免了信号间的相互干扰，确保信号完整性，节省了绕线资源。
- 芯片电源连接网络组件及集成电路模组-202310781616.6
- 陈其懋;骆柏丞;林尚儒;潘建宏 - 芯耀辉科技有限公司
- 2023-06-29 - 2023-09-22 - G06F30/394
- 本申请提供了芯片电源连接网络组件及集成电路模组，芯片电源连接网络组件包括底层金属层、顶层金属层及多个电连接结构，底层金属层包括多个沿第一方向的电源轨，顶层金属层包括多个沿第二方向的顶层金属线，第二方向与第一方向垂直，每个电连接结构电连接一个电源轨与一个顶层金属线，电连接结构包括第一金属层及第二金属层，第一金属层包括沿第二方向延伸且间隔的第一金属线，第一金属线皆电连接一个电源轨，两个第一金属线之间形成用于收容信号线的收容通道；第二金属层包括沿第一方向延伸的第二金属线。在收容通道的位置可以在满足DRC规则的情况下通过沿第二方向延伸的信号线，缓解芯片绕线资源紧张的情况，提高绕线成功率。
- 用于测试卫星线束和信号处理单元的设计的方法和装置-201810218247.9
- V·安吉里柯;T·J·戴尔;T·P·董;J·L·汉罗德;A·克汉;R·J·克罗恩;R·马;J·麦克莱恩;B·J·特拉普 - 波音公司
- 2018-03-16 - 2023-09-22 - G06F30/394
- 一种测试线束(104)的设计的方法包括生成虚拟电气系统(206)，该虚拟电气系统(206)包括互连通信电路的虚拟模块(304)的虚拟线束(302)，虚拟模块(304)包括信号源(306)和信号目的地(308)。该方法也包括测试信号路径(312)，并由此测试虚拟线束(302)。该测试包括生成仿真信号，该仿真信号在信号源(306)处被输入到具体电气连接，并通过信号路径(312)被传送到具体电气连接(310)到达信号目的地(308)。该测试包括验证通过具体电气连接的经由信号路径(312)的仿真信号的接收。并且在接收未被验证的情况下，该测试包括识别在仿真信号的接收中出现错误特定电气连接，以及识别连接到特定电气连接的特定虚拟线束和包括特定电气连接的特定虚拟模块。
- 一种高速信号线的自动优化方法-202310518245.2
- 明睿;王灿钟 - 深圳市一博科技股份有限公司
- 2023-05-09 - 2023-09-19 - G06F30/394
- 本发明公开了一种高速信号线的自动优化方法，本发明提供一种高速信号线的自动优化方法，选择某一原始信号线后，获取该原始信号线与其两端连接线的参数信息，并根据获得参数信息得到位于该高速信号走线上阻抗不连续点，在两个相邻的阻抗不连续点之间通过数学模型自动形成包络信号线的边缘线段，填充后形成过渡信号线的图形，使得不同线宽的高速信号线之间连接段的线宽变化均匀，该过程完全经由系统自动化形成，PCB设计人员仅需要任意绘制并选择原始信号线即可，工作量骤减，工作效率提高，并使得项目质量提高。
- 基于整数线性规划的超大规模集成电路布线方法-202310754747.5
- 彭琪;胡世哲;祁仲冬;朱樟明 - 西安电子科技大学
- 2023-06-25 - 2023-09-19 - G06F30/394
- 本发明公开了一种基于整数线性规划的超大规模集成电路布线方法，包括：根据布线区域内的障碍信息、待布线网信息、设计规则信息以及布线轨道信息，进行基础数据初始化；根据基础数据生成线网队列，并利用A*搜索算法，搜索线网队列中每个待布线网的候选路径；基于设计规则信息对不同候选路径之间的违例情况进行检查，并保存第一违例信息；根据第一违例信息构建价值函数和约束条件，求解最优路径；基于最优路径输出布线结果。本发明解决了传统布线方案中不易布开、不能最大限度利用中间结果的问题；并且，本发明对设计规则的检查方式加以优化，可以同时检查多个待布线网、多条候选路径，为布线工具中设计规则检查的方式提供了新的思路。
- 通过减少关键路径延迟将逻辑布线递增地分配到物理套接字上-201780033313.9
- 丹尼尔·盖斯特;迪米特里·莫舍耶夫;理查德·孙;廖允家 - 新思科技有限公司
- 2017-04-04 - 2023-09-19 - G06F30/394
- 对硬件系统进行配置包括提供表示硬件系统的多个逻辑电路之间的多个布线到多个物理连接的第一分配的第一数据，并且将第一数据变换为表示所述多个布线到所述多个物理连接的第二分配的第二数据。该变换包括计算各自与所述多个布线中的所选择的一个相关联的多个等待时间，并且根据第一改进目标将所述多个布线的第一子集分配给所述多个物理连接中的至少一个。当所述第二数据被用于配置硬件系统时，该变换致使各自与所述第一子集相关联的所述多个等待时间中的每一个的值小于或等于第一改进目标。
- 一种内存布线设计结构、方法及电子设备-202310432642.8
- 林少玲;李岩 - 苏州浪潮智能科技有限公司
- 2023-04-21 - 2023-09-15 - G06F30/394
- 本申请公开了一种内存布线设计结构、方法及电子设备，所述内存布线设计结构包括内存控制模块、扇出线、主干线、若干条分翅线、若干个内存模块，所述内存控制模块的输出端与所述扇出线的输入端连接，所述扇出线的输出端与所述主干线的输入端连接，所述主干线的输出端分别与第一分翅线、第二分翅线的输入端连接；所述第一分翅线的输出端与第一内存模块的输入端连接，所述第二分翅线的输出端与第二内存模块的输入端连接。本申请可以通过双翅对称扩展技术，打破了原有的内存总线FLY‑BY串行设计方式，将内存总线并行控制和连接，实现对等控制内存模组，从而实现单通道内存下两组内存模组同等扩展。
- PCB走线的复制方法、装置、电子设备和存储介质-202310572527.0
- 李欣;张柱 - 苏州浪潮智能科技有限公司
- 2023-05-19 - 2023-09-15 - G06F30/394
- 本发明提供PCB走线的复制方法、装置、电子设备和存储介质，属于计算机技术领域。其中，方法包括：获取基准走线对应的复制间距、复制数量和复制方向；确定基准走线的各线段的端点坐标；基于基准走线的各线段的端点坐标、复制间距和复制方向，确定N条复制走线的起点坐标和终点坐标，以及N条复制走线的各线段对应的直线方程，N等于复制数量；根据每条复制走线的各线段对应的直线方程，确定每条复制走线的各线段之间的交点的坐标，基于每条复制走线的各线段之间的交点的坐标，结合每条复制走线的起点坐标和终点坐标，自动绘制出每条复制走线，实现快速准确地将基准走线按照对应的复制间距和复制数量进行复制，可提高设计效率和准确性。
- 基于约简网络流的数字微流控芯片非规则电极布线方法-202310575127.5
- 黄兴;刘耿耿;潘友林;刘辉 - 西北工业大学
- 2023-05-21 - 2023-09-12 - G06F30/394
- 本发明公开了一种基于约简网络流的数字微流控芯片非规则电极布线方法，首先进行约简网络流模型的构建，利用不同的尺寸的布线网格分别划分电极区域与触点区域，然后利用网格约简策略简化电极区域的布线网格，根据每个网格、超级网格对应的流模型构建约简后的网络流模型。然后求解最终布线结果：利用上一阶段构建的网络流模型，求解最小费用流，在最小费用流基础上，利用基于ILP的流分配算法求解最终的DMFB非规则电极布线结果。本发明方法能够从全局角度同时处理电极区域、触点区域和二者之间的布线问题，从而将最小费用流转化为无交叉且具有最短线长的布线结果。
- 一种开关柜二次导线的布线方法、系统-202310648811.1
- 梁乔伟;李军;姬广辉;廖万江;师充伟;杨新望;陈若林 - 川开电气有限公司
- 2023-05-30 - 2023-09-12 - G06F30/394
- 本发明涉及一种开关柜二次导线的布线方法、系统，包括步骤：接收技术平台下发的下线工单、电气原理图、开孔图；根据下线工单确定对应产品的基础数据表；根据电气原理图、开孔图完成端子数据录入、空开数据录入、元件信息获取；根据开关柜的型号，确定器件的排布方式，生成排布明细表；根据排布明细表中各器件的排布位置，计算每一个器件与其他所有器件之间的线长，生成线长对角矩阵；根据下线工单中各器件之间的连接关系，从所述线长对角矩阵中获取连接的二次导线的线长，将线长填入下线工单中，输出下线工单和排布明细表。本发明自动生成器件在开关柜中的布设方式，并计算出器件之间连接的二次导线长度，免去工人测量二次导线长度的过程。
- 一种印刷电路板并行拆线重布方法、介质及装置-202310830496.4
- 刘自铭;陈玉峰;段羿阳;闫明明;李丹 - 成都电科星拓科技有限公司
- 2023-07-07 - 2023-09-12 - G06F30/394
- 本发明提供一种印刷电路板并行拆线重布方法、介质及装置，所述方法包括：获取各线网的连接点情况；并设置蚁群算法参数；根据各线网的连接点情况，选择一种基本线序对所有线网进行排序，形成布线队列；根据布线队列，利用蚁群算法布线，并在布线时根据信息素浓度计算拥挤区域，使布线时绕开拥挤区域；判断线网布线是否布通成功，若线网布通失败，则通过计算干扰线网来调整线网；重复N轮，直至将布线队列中的所有线网布置完成。本发明基于蚁群算法能够有效的使布线绕开拥挤区域，且以串行布线的方式模拟并行布线，兼具并行布线受布线顺序影响少的优点以及串行布线时间和空间算法复杂度低的优点，同时通过计算干扰线网来进行线网调整解决了死锁问题。
- 专利分类
