[发明专利]具有直通时钟迹线的半导体封装和相关联的装置、系统及方法

权利要求书

1.一种半导体装置，其包括：

封装衬底，其包含具有多个衬底触点的第一表面；

第一半导体裸片，其具有附接到所述封装衬底的所述第一表面的下部表面和包含第一导电触点的上部表面；

第二半导体裸片，其堆叠在所述第一半导体裸片的顶部上且包含第二导电触点；

第一电连接件，其将所述多个衬底触点中的第一个电耦合到所述第一导电触点和所述第二导电触点；以及

第二电连接件，其将所述多个衬底触点中的第二个电耦合到所述第一导电触点和所述第二导电触点，

其中所述多个衬底触点中的所述第一个和所述第二个安置为邻近所述第一半导体裸片的不同边缘。

2.根据权利要求1所述的半导体装置，其中所述第一电连接件和所述第二电连接件中的至少一个包含引线接合。

3.根据权利要求1所述的半导体装置，其中所述第一电连接件和所述第二电连接件中的至少一个包含穿衬底通孔TSV。

4.根据权利要求3所述的半导体装置，其中所述第一半导体裸片包含所述TSV。

5.根据权利要求1所述的半导体装置，其中所述第一半导体裸片和所述第二半导体裸片以面对面定向堆叠在所述封装衬底上。

6.根据权利要求1所述的半导体装置，其中所述第一半导体裸片附接到所述封装衬底，使得所述第一半导体裸片的一面经导引朝向所述封装衬底。

7.根据权利要求6所述的半导体装置，其中所述第一半导体裸片经由直接接触附接DCA附接到所述封装衬底。

8.根据权利要求6所述的半导体装置，其中所述第二半导体裸片堆叠于所述第一半导体裸片上，使得所述第二半导体裸片的一面经导引朝向所述第一半导体裸片和所述封装衬底。

9.根据权利要求1所述的半导体装置，其进一步包括堆叠在所述第一半导体裸片和所述第二半导体裸片的顶部上的一或多个额外半导体裸片。

10.根据权利要求1所述的半导体装置，其中所述半导体装置为动态随机存取存储器DRAM半导体装置。

11.根据权利要求1所述的半导体装置，其进一步包括——

印刷电路板PCB，其具有多个电触点；以及

两个电连接件，其电耦合到所述封装衬底的与所述第一表面相对的第二表面的衬底触点，其中所述两个电连接件中的第一电连接件配置成将所述封装衬底的所述第一表面的所述多个衬底触点中的所述第一个电耦合到所述PCB的所述多个电触点中的第一个，且其中所述两个电连接件中的第二电连接件配置成将所述封装衬底的所述第一表面的所述多个衬底触点中的所述第二个电耦合到所述PCB的所述多个电触点中的第二个。

12.根据权利要求11所述的半导体装置，其中所述PCB包含时钟迹线，所述时钟迹线电耦合到所述PCB的所述多个电触点中的所述第一个和所述第二个，使得经由所述第一电连接件和所述第二电连接件中的一个从所述时钟迹线发射到所述第一半导体裸片和所述第二半导体裸片的时钟信号经由所述第一电连接件和所述第二电连接件中的另一个传回到所述时钟迹线。