[发明专利]一种半导体结构及其制作方法

权利要求书

1.一种半导体结构的制作方法，其特征在于，包括以下步骤：

提供一衬底，所述衬底上形成有层堆叠结构，所述层堆叠结构中设有多个沟道孔，所述沟道孔自所述层堆叠结构顶面开口，并往所述层堆叠结构底面方向延伸；

形成栅介质膜层于所述沟道孔的侧壁与底面；

形成屏障层于所述栅介质膜层表面；

形成沟道材料层于所述屏障层表面；

其中，所述栅介质膜层自所述沟道孔壁往所述屏障层方向依次包括阻挡层、存储层及隧穿层，所述隧穿层采用氧化硅-氮化硅-氧化硅叠层结构，所述屏障层的势垒高度大于所述隧穿层的势垒高度，所述屏障层的致密度大于所述隧穿层的致密度，所述屏障层的陷阱能级少于所述隧穿层的陷阱能级。

2.根据权利要求1所述的半导体结构的制作方法，其特征在于：所述阻挡层包括氧化硅层及高介电常数材料层中的至少一种，所述存储层包括多陷阱态材料，且所述存储层的势垒高度低于所述阻挡层的势垒高度及所述隧穿层的势垒高度。

3.根据权利要求1所述的半导体结构的制作方法，其特征在于：所述屏障层的材质包括氧化物。

4.根据权利要求3所述的半导体结构的制作方法，其特征在于：采用机台原位水汽生成氧化法形成所述屏障层。

5.根据权利要求1所述的半导体结构的制作方法，其特征在于：所述屏障层的厚度不低于一个原子层厚度。

6.根据权利要求1所述的半导体结构的制作方法，其特征在于：所述衬底中形成有下接触部，所述下接触部贯穿所述衬底与所述层堆叠结构之间的界面，所述沟道孔的底部延伸至所述下接触部的顶面。

7.根据权利要求6所述的半导体结构的制作方法，其特征在于：形成所述屏障层之后，还包括形成接触孔于所述沟道孔底部的步骤，所述接触孔贯穿所述沟道孔底部的所述屏障层及所述栅介质膜层以暴露出所述下接触部的至少一部分，所述沟道材料层与所述下接触部的暴露表面连接。

8.根据权利要求7所述的半导体结构的制作方法，其特征在于：还包括形成绝缘介质层于所述沟道材料层表面的步骤，所述绝缘介质层填充于所述接触孔及所述沟道孔中，且所述绝缘介质层的顶面低于所述层堆叠结构的顶面。

9.根据权利要求8所述的半导体结构的制作方法，其特征在于：还包括形成上接触部于所述沟道孔中的步骤，所述上接触部位于所述绝缘介质层上方，并与所述沟道材料层连接。

10.根据权利要求1所述的半导体结构的制作方法，其特征在于：所述层堆叠结构中包括至少一栅极层，所述栅介质膜层连接于所述栅极层的侧面；或者所述层堆叠结构中包括至少一栅极牺牲层，所述栅介质膜层连接于所述栅极牺牲层的侧面。

11.一种半导体结构，其特征在于，包括：

衬底；

层堆叠结构，位于所述衬底上；

多个沟道孔，自所述层堆叠结构顶面开口，并往所述层堆叠结构底面方向延伸；

栅介质膜层，位于所述沟道孔的侧壁与底面；

屏障层，位于所述栅介质膜层表面；

沟道材料层，位于所述屏障层表面；

其中，所述栅介质膜层自所述沟道孔壁往所述屏障层方向依次包括阻挡层、存储层及隧穿层，所述隧穿层采用氧化硅-氮化硅-氧化硅叠层结构，所述屏障层的势垒高度大于所述隧穿层的势垒高度，所述屏障层的致密度大于所述隧穿层的致密度，所述屏障层的陷阱能级少于所述隧穿层的陷阱能级。

12.根据权利要求11所述的半导体结构，其特征在于：所述阻挡层包括氧化硅层及高介电常数材料层中的至少一种，所述存储层包括多陷阱态材料，且所述存储层的势垒高度低于所述阻挡层的势垒高度及所述隧穿层的势垒高度。