[发明专利]超结器件结构及其制备方法

说明书

本发明提供了一种超结器件结构及其制备方法，所述超结器件结构包括：第一导电类型的半导体衬底；第一导电类型的渐变外延层，形成于所述半导体衬底上；所述渐变外延层由具有两种以上组分构成的固溶体组成，且与所述半导体衬底具有不同的晶格常数；所述固溶体的组分比沿所述渐变外延层的厚度方向变化；第二导电类型的柱结构，形成于所述渐变外延层内，沿所述外延层的厚度方向延伸。本发明通过生长固溶体组分随厚度方向变化且与半导体衬底具有不同晶格常数的渐变外延层，使晶格缺陷在外延层厚度方向均匀可控，通过优化器件的反向恢复特性，实现在器件关断阶段载流子迅速减少的目的；本发明的工艺简单且成本较低，适于大规模生产。

技术领域

本发明涉及半导体集成电路制造领域，特别是涉及一种超结器件结构及其制备方法。

背景技术

超结器件(super junction)是一种具有独特优势的半导体功率器件，其具有较高的耐压性能及较低的导通电阻，打破了传统硅基高压器件中高耐压与低电阻无法兼得的限制。

目前，在半桥和全桥等功率器件的典型应用中，由于寄生二极管反向恢复特性的局限性，使超结功率器件的开关速度受到了很大限制。为了优化超结器件的反向恢复特性，以减小功耗，增加器件可靠性，较为有效的方法是在漂移区引入缺陷，增加载流子复合几率，降低载流子寿命，以实现在器件关断阶段载流子迅速减少的目的。在现有技术中，一般通过高能电子辐照、中子辐照、金或者铂掺杂等工艺引入缺陷。然而，由于超结器件的漂移区厚度普遍较厚(>40微米)，通过上述工艺引入的缺陷一般只能形成于表层，在整个漂移区的厚度方向上很难实现缺陷的均匀分布；且在现有制程中引入上述工艺也会增加额外的生产成本并提升工艺的复杂度。

因此，有必要提出一种新的超结器件结构及其制备方法，解决上述问题。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种超结器件结构及其制备方法，用于解决现有技术中在超结漂移区的缺陷引入不均匀的问题。

为实现上述目的及其它相关目的，本发明提供了一种超结器件结构，包括：

第一导电类型的半导体衬底；

第一导电类型的渐变外延层，形成于所述半导体衬底上；所述渐变外延层由具有两种以上组分构成的固溶体组成，且与所述半导体衬底具有不同的晶格常数；所述固溶体的组分比沿所述渐变外延层的厚度方向变化；

第二导电类型的柱结构，形成于所述渐变外延层内，沿所述渐变外延层的厚度方向延伸。

作为本发明的一种优选方案，所述渐变外延层包括锗硅两种组分构成的固溶体；所述半导体衬底包含硅衬底。

作为本发明的一种优选方案，所述渐变外延层中，自所述渐变外延层的下表面至所述渐变外延层的上表面锗的原子数百分含量逐渐增加或逐渐减小；所述渐变外延层中锗的原子数百分含量的变化范围介于0.5％至10％之间。

作为本发明的一种优选方案，所述第一导电类型为n型且所述第二导电类型为p型；或所述第一导电类型为p型且所述第二导电类型为n型。

作为本发明的一种优选方案，所述超结器件结构还包括：

体接触区，通过离子注入工艺形成于所述柱结构的顶部；

栅氧化层，形成于所述渐变外延层表面；

多晶硅栅，形成于所述栅氧化层表面；

源区，通过离子注入工艺形成于所述体接触区表面；

层间电介质层，形成于多晶硅栅的表面及侧壁；

正面金属电极，形成于所述体接触区、所述源区及所述层间电介质层的表面；

背面金属电极，形成于所述半导体衬底远离所述渐变外延层的表面。