[发明专利]半导体封装装置及其制造方法在审
申请号: | 201910170246.6 | 申请日: | 2019-03-07 |
公开(公告)号: | CN111370397A | 公开(公告)日: | 2020-07-03 |
发明(设计)人: | 方绪南;翁任贤 | 申请(专利权)人: | 日月光半导体制造股份有限公司 |
主分类号: | H01L25/18 | 分类号: | H01L25/18;H01L23/31;H01L21/98 |
代理公司: | 北京律盟知识产权代理有限责任公司 11287 | 代理人: | 蕭輔寬 |
地址: | 中国台湾高雄市楠梓*** | 国省代码: | 台湾;71 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 半导体 封装 装置 及其 制造 方法 | ||
1.一种半导体封装装置,其包括:
电路层;
第一组堆叠组件,其安置于所述电路层上;
第一导电线,其电连接所述第一组堆叠组件;
界定于所述第一组堆叠组件与所述电路层之间的空间,所述空间容纳所述第一导电线;以及
电子组件,其安置于所述空间中。
2.根据权利要求1所述的半导体封装装置,其进一步包括包封所述第一组堆叠组件的第一绝缘层,其中所述第一绝缘层界定所述空间中的凹进部分以容纳所述电子组件。
3.根据权利要求2所述的半导体封装装置,其进一步包括安置于所述凹进部分中以环绕所述电子组件的第二绝缘层,其中所述第二绝缘层的模数大于所述第一绝缘层的模数。
4.根据权利要求2所述的半导体封装装置,其进一步包括安置于所述凹进部分中以环绕所述电子组件的第二绝缘层,其中所述第二绝缘层的膨胀系数CTE大于所述第一绝缘层的CTE。
5.根据权利要求2所述的半导体封装装置,其中所述第一组堆叠组件通过所述第一绝缘层与所述电路层隔开。
6.根据权利要求5所述的半导体封装装置,其中
所述第一导电线包括电连接到所述第一组堆叠组件中的至少两个组件的第一部分,以及将所述第一组堆叠组件电连接到所述电路层的第二部分,且
其中所述第一组堆叠组件包括多个芯片,且所述芯片中的一者包括接触所述第一导电线的所述第一部分和所述第一导电线的所述第二部分的垫。
7.根据权利要求2所述的半导体封装装置,其中所述第一导电线包括从所述第一绝缘层暴露且电连接到所述电路层的至少两个端子。
8.根据权利要求7所述的半导体封装装置,其中所述电路层包括与所述第一导电线的至少两个端子接触的垫。
9.根据权利要求2所述的半导体封装装置,其进一步包括:
电触点,其将所述第一导电线的端子连接到所述电路层,其中所述第一导电线的所述端子从所述第一绝缘层暴露;以及
底部填充物,其安置于所述第一绝缘层与所述电路层之间,其中所述底部填充物环绕所述电触点。
10.根据权利要求1所述的半导体封装装置,其中所述电子组件包含控制器。
11.根据权利要求1所述的半导体封装装置,其包括:
第二组堆叠组件,其安置于所述电路层上;以及
第二导电线,其电连接所述第二组堆叠组件;
其中所述第一组堆叠组件、所述第二组堆叠组件和所述电路层界定所述空间;且其中所述空间容纳所述第二导电线。
12.一种半导体封装装置,其包括:
电路层;
安置于所述电路层上的第一组堆叠芯片,所述第一组堆叠芯片包括第一芯片,以及安置于所述第一芯片上的第二芯片;
第一导电线,其电连接到所述第一芯片;
第二导电线,其电连接到所述第二芯片;以及
第一绝缘层,其包封所述第一组堆叠芯片、所述第一导电线的一部分和所述第二导电线的一部分,
其中所述第一导电线包括从所述第一绝缘层暴露且电连接到所述电路层的端子,且所述第二导电线包括从所述第一绝缘层暴露且电连接到所述电路层的第一端子。
13.根据权利要求12所述的半导体封装装置,其中所述电路层包括与所述第一导电线的所述端子和所述第二导电线的所述第一端子接触的垫。
14.根据权利要求13所述的半导体封装装置,其中所述第二导电线进一步包括从所述第一绝缘层暴露以接触所述电路层的所述垫的第二端子。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于日月光半导体制造股份有限公司,未经日月光半导体制造股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201910170246.6/1.html,转载请声明来源钻瓜专利网。
- 上一篇:静电放电防护装置与具有电容的整合被动组件
- 下一篇:数据收集再生系统
- 同类专利
- 专利分类