[发明专利]具有保护机制的半导体装置及其相关系统、装置及方法

说明书

本发明揭示一种半导体装置，其包含：衬底，其包含衬底顶面；互连件，其经连接到所述衬底且在所述衬底顶面上方延伸；裸片，其经附接于所述衬底上方，其中所述裸片包含连接到用于电耦合所述裸片及所述衬底的所述互连件的裸片底面；及金属围封体，其直接接触所述衬底顶面及所述裸片底面，且垂直延伸于所述衬底顶面与所述裸片底面之间，其中所述金属围封体沿外围包围所述互连件。

技术领域

本技术涉及半导体装置，且特定来说，本技术涉及具有保护机制的半导体装置。

背景技术

半导体装置裸片(其包含存储器芯片、微处理器芯片及成像器芯片)通常包含安装于另一结构(例如衬底、另一裸片等等)上且由塑料保护覆盖层包覆的半导体裸片。裸片包含功能构件(例如用于存储器单元、处理器电路及成像器装置)以及电连接到功能构件的互连件。互连件可电连接到保护覆盖层外的端子以将裸片连接到较高级电路。

如图1中所说明，半导体装置100(例如三维互连(3DI)型装置或半导体封装装置)可包含裸片102，其上具有连接到衬底结构106(例如印刷电路板(PCB)、半导体或晶片级衬底、另一裸片等等)的裸片互连件104，衬底结构106上具有衬底互连件108。裸片102及衬底结构106可通过裸片互连件104及衬底互连件108来彼此电耦合。此外，裸片互连件104及衬底互连件108可彼此直接接触(例如，通过接合工艺，例如扩散接合或混合接合)或通过中间结构(例如焊料)来彼此接触。半导体装置100可进一步包含包围或囊封裸片102、裸片互连件104、衬底结构106、衬底互连件108、其部分或其组合的囊封物，例如底部填胶110。

随着其它领域的技术进步及应用增加，市场在不断寻求更快且更小装置。为满足市场需求，不断将半导体装置的物理大小及尺寸推向极限。举例来说，我们一直致力于减小裸片102与衬底结构106之间的间距(例如，对于3DI装置及裸片堆叠封装)。

然而，归因于各种因素(例如底部填胶110的粘度、滞留空气/气体、底部填胶110的不均匀流动、互连件之间的空间等等)，囊封工艺可能并不可靠，例如在裸片102与衬底结构106之间留下空隙114(例如，其中互连件的部分无法直接接触底部填胶110)。空隙114会引起互连件之间(例如衬底互连件108之间及/或裸片互连件104之间)的短路及泄漏，其进而引起半导体装置100的电气故障。此外，制造成本会随着装置逐渐变小而增加(例如，基于使用纳米颗粒底部填胶而非传统底部填胶)。

附图说明

图1是根据现有技术的半导体装置的横截面图。

图2是根据本技术的实施例的半导体装置的沿图3中的线2-2的横截面图。

图3是根据本技术的实施例的图2的半导体装置的平面图。

图4是根据本技术的实施例的半导体装置的沿图5中的线4-4的横截面图。

图5是根据本技术的实施例的图4的半导体装置的平面图。

图6是根据本技术的实施例的半导体装置的沿图7中的线6-6的横截面图。

图7是根据本技术的实施例的半导体装置的沿图6中的线7-7的横截面图。

图8到11是说明根据本技术的实施例的制造方法中的选定阶段中的半导体装置的横截面图。

图12到15是说明根据本技术的实施例的另一制造方法中的选定阶段中的半导体装置的横截面图。

图16是说明根据本技术的实施例的制造半导体装置的实例方法的流程图。

图17是说明根据本技术的实施例的并入半导体装置的系统的框图。

具体实施方式