[发明专利]半导体封装

说明书

本发明提供一种半导体封装，使用导电性线夹且使输出路径的阻抗降低。本发明的半导体封装具有：安装框架(10)，其具有导电性的芯片搭载区域(15)；第一半导体芯片(21)，其具有第一半导体元件(T1)，搭载在芯片搭载区域(15)；第二半导体芯片(22)，其具有第二半导体元件(T2)，搭载在芯片搭载区域(15)；板状的导电性线夹(30)，其具有夹着第一半导体芯片(21)而配置在安装框架(10)的上方的第一零件(31)及夹着第二半导体芯片(22)而配置在安装框架(10)的上方的第二零件(32)，第一半导体元件(T1)的第二主电极和第二半导体元件(T2)的第一主电极通过芯片搭载区域(15)而短路，将第一半导体元件(T1)和第二半导体元件(T2)级联连接。

技术领域

本发明涉及搭载有包含半导体元件的半导体芯片的半导体封装。

背景技术

关于搭载有半导体芯片的半导体封装，正在进行用于高性能化及高品质化的开发。例如模拟功率设备用的半导体封装等通过安装框架和板状的导电性线夹夹着半导体芯片而构成的半导体封装。

通过在电气连接时使用导电性线夹，与使用接合线的情况等相比，能够实现半导体封装的低阻抗化。另外，通过使用板状的导电性线夹，能够提高半导体封装的散热性。

专利文献1：(日本)特表2009－534869号公报

但是，由于经由导电性线夹将半导体芯片的输出取出到半导体封装的端子的构成，产生限制了输出路径的低阻抗化的问题。

发明内容

本发明鉴于上述问题点，提供一种使用导电性线夹且降低输出路径的阻抗的半导体封装。

本发明一方面的半导体封装，具有：安装框架，其具有导电性的芯片搭载区域；第一半导体芯片，其具有在接通状态下在第一主电极与第二主电极之间流动主电流的第一半导体元件，搭载在芯片搭载区域；第二半导体芯片，其具有在接通状态下在第一主电极与第二主电极之间流动主电流的第二半导体元件，搭载在芯片搭载区域；板状的导电性线夹，其具有夹着第一半导体芯片而配置在安装框架的上方的第一零件、及与第一零件分开且夹着第二半导体芯片而配置在安装框架的上方的第二零件，第一半导体元件的第二主电极和第二半导体元件的第一主电极通过芯片搭载区域而短路，第一半导体元件和第二半导体元件级联连接。

根据本方面，能够提供使用导电性线夹且使输出路径的阻抗降低的半导体封装。

附图说明

图1是表示实施方式的半导体封装的构成的示意剖面图；

图2是由实施方式的半导体封装上搭载的半导体芯片构成的输出模块的电路图；

图3是表示实施方式的半导体封装的构成的示意平面图；

图4是使用实施方式的半导体封装构成的电源装置的电路图；

图5是表示比较例的半导体封装的构成的示意剖面图。

标记说明

10：安装框架

11：第一电源端子

12：第二电源端子

13：输出端子

15：芯片搭载区域

21：第一半导体芯片

22：第二半导体芯片

23：控制器芯片

30：导电性线夹

31：第一零件

32：第二零件

50：控制电路

M1：输出模块