[发明专利]电路装置与电路设计及组装方法

说明书

本发明公开了一种电路装置与一种电路设计及组装方法，能够减少寄生电感，以改善电路效能。所述电路装置的一实施例包含：一球栅阵列封装的集成电路，包含多个焊球，该多个焊球包含至少一目标球；一印刷电路板，经由该多个焊球电性连接该球栅阵列封装的集成电路；以及一元件，设于该球栅阵列封装的集成电路与该印刷电路板之间，且电性连接所述至少一目标球。

技术领域

本发明涉及电路装置以及电路设计与组装方法，尤其涉及能够减少寄生电感的电路装置以及电路设计与组装方法。

背景技术

许多电子产品(例如：机顶盒、手机、平板电脑)都采用系统单芯片(system-on-a-chip,片上系统，SoC)的设计，SoC的设计通常包含中央处理器/微处理器(CPU/μP)与周边电路等，且需要多组电源(power supply)需要多个稳压电容(例如：多层陶瓷电容(multilayer ceramic capacitor,MLCC))，其中CPU的电源尤其需要低感值的电容。

前述稳压电容通常焊接在一印刷电路板的背面或是包含于前述SoC的IC封装里。若一稳压电容设于该印刷电路板的背面，该稳压电容需要经过该印刷电路板的导孔(via)才能电性连接至SoC的电路(例如：CPU)，其中导孔会导致寄生电感的问题，而寄生电感会影响稳压电容的高频响应，并导致CPU暂态电压不稳。若一稳压电容包含于前述SoC的IC封装里，该IC封装的成本较高且需要额外空间来设置该稳压电容；另外，这样的IC封装也可能导致该SoC在某些国家被课以较高的税率。

发明内容

本发明的一目的在于提供一种电路装置与一种电路设计及组装方法，以避免现有技术的问题。

本发明的一目的在于提供一种电路装置与一种电路设计及组装方法，以减少寄生电感。

本发明公开了一种电路装置，其一实施例包含一球栅阵列封装的集成电路、一印刷电路板以及一元件。该球栅阵列封装的集成电路包含多个焊球，该多个焊球包含至少一目标球。该印刷电路板经由该多个焊球电性连接该球栅阵列封装的集成电路。该元件设于该球栅阵列封装的集成电路与该印刷电路板之间，亦即设于该球栅阵列封装的集成电路于该印刷电路板上的一正投影的范围内，该元件电性连接所述至少一目标球。

本发明还公开一种电路设计及组装方法，其一实施例包含下列步骤：令一球栅阵列封装的集成电路的多个焊球的每一个的一站立高度大于一预设高度，以及令该多个焊球的布局包含一保留空间，其中该保留空间中没有任何焊球；选择高度不大于该预设高度的一元件；将该元件设于一印刷电路板上；以及将该印刷电路板经由该多个焊球连接该球栅阵列封装的集成电路，其中该元件位于该印刷电路板与该球栅阵列封装的集成电路之间，且位于该保留空间中。

有关本发明的特征、实作与技术效果，兹配合附图作优选实施例详细说明如下。

附图说明

图1显示本公开的电路装置的一实施例的侧视图；

图2显示图1的球栅阵列封装的集成电路的一实施例的仰视图；

图3显示本公开的电路装置的另一实施例的侧视图；

图4显示本公开的电路装置的另一实施例的侧视图；

图5显示本公开的电路设计及组装方法的一实施例；

图6显示本公开的电路设计及组装方法的另一实施例；

图7显示本公开的电路设计及组装方法的又一实施例；以及

图8显示本公开的电路设计及组装方法的再一实施例。

符号说明

100 电路装置

110 球栅阵列封装的集成电路

120 印刷电路板