[发明专利]一种基于氧化物半导体的高性能静态随机读取存储器及其制备方法

说明书

本发明涉及一种基于氧化物半导体的高性能静态随机读取存储器及其制备方法，由6个N型薄膜晶体管，或2个P型和4个N型薄膜晶体管组成；衬底为柔性衬底，N、P型薄膜晶体管的半导体层分别采用N型、P型金属氧化物材料。本发明的存储器的制作方法，包括：a).制备栅极；b).制备栅介质层；c).刻蚀互连线通孔；d).制备SnO半导体层；e).退火处理；f).制备IGZO半导体层；g).制备源、漏电极；h).退火处理。本发明通过N、P型场效应管来形成互补的存储器，具有很高且均衡的读写噪声容限和非常快的读写速度，可被广泛地用于诸如可穿戴设备的大规模柔性电路中，突破了现有SRAM性能低的限制。

技术领域

本发明涉及一种静态随机读取存储器(SRAM)，更具体的说，尤其涉及一种基于氧化物半导体的高性能静态随机读取存储器及其制备方法。

背景技术

薄膜技术有非常大的潜力，广泛应用于高产量、多功能、低成本和柔性的集成电路中；氧化物半导体由于具有高迁移率、可透明、可大面积成膜且工艺温度低(如可室温)等诸多优点，被认为是可用于柔性/透明电子的理想材料之一。例如，基于铟镓锌氧(IGZO)薄膜晶体管(TFT)的射频识别标签和近场通信技术有了一定的发展，但是，这些电路在工作的时候只能从只读存储器读取数据(取操作)，而不能进行数据的写入操作(存操作)，严重限制了更进一步的发展。此外，有一些基于柔性半导体的静态随机读取存储器(SRAM)已经被报道，如基于有机半导体和碳纳米管材料,但是，有机半导体通常为P型材料，缺乏高性能N型有机半导体，且稳定性不太理想，而提纯和大规模生产碳纳米管TFT也存在极大的挑战。因此，当前基于柔性半导体的SRAM性能尚低，不能同时实现小面积、高噪声容限和快读写速度。随着柔性可穿戴设备、物联网等的发展，对可进行写和可读操作的柔性存储器发展提出了要求，因此，大规模可柔性电路的发展急需各项性能指标均优异的基于柔性半导体的SRAM。

发明内容

针对现有技术的不足，本发明提供了一种基于氧化物半导体的高性能静态随机读取存储器(SRAM)；

本发明还提供了上述高性能静态随机读取存储器的制备方法。

本发明的技术方案为：

一种基于氧化物半导体的高性能静态随机读取存储器，包括6个薄膜晶体管，6个薄膜晶体管为6个N型薄膜晶体管，或者6个薄膜晶体管包括2个P型薄膜晶体管和4个N型薄膜晶体管，所述N型薄膜晶体管的有源层的材质为N型氧化物半导体，所述P型薄膜晶体管的有源层的材质为P型氧化物半导体。

根据本发明优选的，所述N型氧化物半导体为铟镓锌氧IGZO、氧化铟In₂O₃或氧化锌ZnO；所述P型氧化物半导体包括氧化亚锡SnO或氧化铜Cu₂O₃。

根据本发明优选的，6个薄膜晶体管包括2个P型薄膜晶体管和4个N型薄膜晶体管时，6个薄膜晶体管的电路连接关系为：设定4个N型薄膜晶体管分别为N1、N2、N3、N4，2个P型薄膜晶体管分别为P1、P2，N1的漏极与P1的漏极连接，P1的源极与N1的源极分别连接电源正极和电源负极，N2的漏极与P2的漏极连接，P2的源极与N2的源极分别连接电源正极和电源负极，N1的栅极和P1的栅极均接于N1的漏极与P1的漏极的连接处，并连接N4的源极，N2的栅极和P2的栅极均接于N2的漏极与P2的漏极的连接处，并连接N3的源极。

根据本发明优选的，6个薄膜晶体管为6个N型薄膜晶体管时，6个薄膜晶体管的电路连接关系为：设定6个N型薄膜晶体管分别为N1、N2、N3、N4、N5、N6，N1的漏极与N5的漏极连接，N5的源极与N1的源极分别连接电源正极和电源负极，N2的漏极与N6的漏极连接，N6的源极与N2的源极分别连接电源正极和电源负极，N1的栅极和N5的栅极均接于N1的漏极与N5的漏极的连接处，并连接N4的源极，N2的栅极和N6的栅极均接于N2的漏极与N6的漏极的连接处，并连接N3的源极。将上述的2个P型薄膜晶体管用2个沟道电阻可作为上拉电阻的常开的N型薄膜晶体管代替。