[发明专利]半导体装置及其制造方法

说明书

提供了一种半导体装置及其制造方法。一示例半导体装置可以包括：衬底；在衬底上形成的沿同一直线延伸的第一和第二鳍状结构；在衬底上在所述直线两侧绕第一和第二鳍状结构形成的第一隔离部；分别基于第一和第二鳍状结构在衬底上形成的第一FinFET和第二FinFET，其中，第一和第二FinFET包括在第一隔离部上形成的分别与第一和第二鳍状结构相交的第一和第二栅堆叠；以及第一和第二鳍状结构之间、与第一和第二鳍状结构相交从而将第一鳍状结构和第二鳍状结构彼此隔离的第二隔离部，其中第二隔离部与第一和第二栅堆叠中至少之一平行延伸，且第二隔离部的下部相对于上部增大，在沿所述直线截取的纵剖面中，第二隔离部的下部和上部在竖直方向上是中心对准的。

技术领域

本公开一般地涉及集成电路制造领域，更具体地，涉及一种包括可以减小面积开销的隔离部的半导体装置及其制造方法。

背景技术

随着对多功能、小型化电子设备的需求日益增长，期望在晶片上集成越来越多的器件。然而，在当前器件已经小型化到逼近物理极限的情况下，越来越难以进一步缩小每器件的平均面积。此外，任何面积开销都可能导致制造成本的增加。

满足小型化趋势的方案之一是立体型器件，例如FinFET(鳍式场效应晶体管)。在FinFET中，通过在高度方向扩展，降低了在晶片表面上占用的面积。但是，相对于平面型器件如MOSFET，FinFET之间的隔离占用更多的面积，因为每一隔离需要两个伪栅。另外，形成隔离时图形化或光刻的套刻精度也会占用面积，增加制造成本。

发明内容

鉴于上述问题，本公开提出了一种半导体器件及其制造方法，以至少解决上述问题和/或至少提供下述优点。

根据本公开的一个方面，提供了一种半导体装置，包括：衬底；在衬底上形成的沿同一直线延伸的第一鳍状结构和第二鳍状结构；在衬底上在所述直线两侧绕第一鳍状结构和第二鳍状结构形成的第一隔离部；基于第一鳍状结构在衬底上形成的第一鳍式场效应晶体管(FinFET)和基于第二鳍状结构在衬底上形成的第二FinFET，其中第一FinFET包括在第一隔离部上形成的与第一鳍状结构相交的第一栅堆叠，第二FInFET包括在第一隔离部上形成的与第二鳍状结构相交的第二栅堆叠；以及第一鳍状结构与第二鳍状结构之间、与第一鳍状结构和第二鳍状结构相交从而将第一鳍状结构和第二鳍状结构彼此隔离的第二隔离部，其中第二隔离部与第一栅堆叠和第二栅堆叠中至少之一平行延伸，且第二隔离部的下部相对于上部增大，其中，在沿所述直线截取的纵剖面中，第二隔离部的所述下部和所述上部在竖直方向上是中心对准的。

根据实施例，第二隔离部的下部具有中空结构。

根据实施例，第二隔离部至少在其上部的侧壁上具有绝缘薄层。

根据实施例，半导体装置还可以包括：在第一栅堆叠的侧壁上的第一侧墙；在第二栅堆叠的侧壁上的第二侧墙；以及第一侧墙和第二侧墙之间的虚设侧墙，其中，第二隔离部自对准于虚设侧墙所限定的空间。

根据实施例，第二隔离部的下部相对于虚设侧墙所限定的空间实质上是中心对准的。

根据实施例，在俯视图中，第二隔离部的下部相对于虚设侧墙所限定的空间的纵向延伸线对称。

根据实施例，第一栅堆叠和第二栅堆叠分别相对于第一栅侧墙和第二栅侧墙凹入，该半导体装置还包括分别设于第一栅侧墙和第二栅侧墙内侧第一栅堆叠和第二栅堆叠上方的电介质层。

根据实施例，半导体装置还可以包括：在第一栅堆叠和/或第二栅堆叠各自的相对两侧至少部分地嵌入于鳍中形成的另外的半导体层，其中第一FinFET和/或第二FinFET各自的源/漏区至少部分地形成在所述另外的半导体层中。