[发明专利]一种半导体存储器及其制备方法

说明书

本发明提供一种半导体存储器及其制备方法，在半导体衬底上形成多个间隔排布的有源区；在半导体衬底上沿预定方向形成位线接触窗；沿垂直于预定方向的方向形成字线，以将位线接触窗切断，两条字线中间形成独立的位线接触窗。减小了黄光对准形成位线接触窗的难度，避免了现有技术中形成位线接触孔对准偏差造成的电阻过大的问题。在位线接触窗上方形成位线；允许其与位线接触窗之间具有一定的偏移量，这样既可以实现良好的接触，又能减小电阻。沿字线的平行方向在有源区之间形成隔离线介质层；在字线、位线及所述隔离线介质层之间填充第二导电材料形成导电层。通过字线隔离层和位线隔离层作为侧壁实现存储接触窗之间的自对准隔离，可操作性强。

技术领域

本发明涉及半导体集成电路制造技术领域，具体涉及一种半导体存储器及其制备方法。

背景技术

随着存储器尺寸的不断缩减，存储器中的各个组件的特征尺寸也随之缩小，而这对于目前的光刻工艺而言，将是一项极大的挑战。

在执行多道光刻工艺时，光罩存在对准偏差的问题，进而会对存储器中的部分组件之间的电性连接与隔离造成影响。在传统的存储器的制备方法中，通常位线接触窗和存储节点接触窗的光罩为接触孔光罩。在利用光刻工艺直接定义出位线接触窗以及存储节点接触窗时，将很可能导致所形成的接触窗和接触区之间产生较大的位移偏差，进而使接触电阻过大或者与器件内其他导体产生很大的寄生电容。以上问题不但会影响后续所形成的存储器的性能，并且也不利于实现组件尺寸的缩小。

发明内容

有鉴于此，本发明提供了一种半导体存储器及其制备方法，以减少黄光制程，解决位线接触窗对准偏移的问题，实现存储接触窗之间的自对准隔离。

根据本发明的第一方面，本发明提供了一种半导体存储器制备方法，该制备方法至少包括以下步骤：

S01，提供一半导体衬底，在所述半导体衬底上形成多个间隔排布的有源区，所述有源区包括第一接触区和位于所述第一接触区两侧的第二接触区；

S02，形成位线接触窗，在所述半导体衬底上沿预定方向形成所述位线接触窗；

S03，形成字线，在所述半导体衬底上沿垂直于所述预定方向的方向形成所述字线，所述字线将所述位线接触窗切断，两条字线中间形成独立的位线接触窗；以及

S04，形成位线，在所述位线接触窗上方形成位线。

可选地，该制备方法还包括以下步骤：

S05，形成隔离线介质层，沿字线的延伸方向，在所述有源区之间形成隔离线介质层；以及

S06，形成电容器接触，在所述字线、位线及所述隔离线介质层之间填充第二导电材料形成电容器接触。

可选地，在步骤S01，利用浅槽隔离技术STI在所述半导体衬底上形成隔离结构，所述隔离结构在所述半导体衬底上隔离出多个间隔排布的有源区。

可选地，步骤S02，形成位线接触窗包括如下步骤：

S02-1，在所述半导体衬底上生长第一介质层以保护所述有源区，第一介质层包括氮化硅、氧化硅和氮氧化硅中的一种或它们的组合；

S02-2，在第一介质层上依次生长第一硬掩模和光刻胶层，在光刻胶层形成位线接触窗图案；

S02-3，经刻蚀在第一硬掩模上形成位线接触窗图案；

S02-4，去除光刻胶层，同时将位线接触窗图案转移到第一介质层和半导体衬底上，形成位线接触窗沟槽；

S02-5，在位线接触窗沟槽内填充间隔绝缘层，同时在硬掩模上形成间隔绝缘层；

S02-6，回刻蚀间隔绝缘层，保留位线接触窗沟槽侧壁上的间隔绝缘层；以及