[发明专利]半导体装置

说明书

本发明提供能够降低导通电阻的半导体装置。在栅极沟槽(7)的底面设有导电层(22)。由该导电层(22)和n型电流扩散区(3)沿栅极沟槽(7)的侧壁形成肖特基结(23)，并由该肖特基结(23)构成沟槽型SBD(42)的1个单位单元。在栅极沟槽(7)的内部，在导电层(22)上隔着绝缘层(8a)设有构成沟槽栅型的纵向型MOSFET(41)的1个单位单元的栅电极(9)。即，沟槽栅型MOSFET(41)的1个单位单元和沟槽型SBD(42)的1个单位单元被配置在1个栅极沟槽(7)的内部并且在深度方向上对置。

技术领域

本发明涉及半导体装置。

背景技术

以往，在使用带隙比硅宽的半导体(以下，记作宽带隙半导体)的功率半导体装置中，谋求低导通电阻化。例如，在纵向型MOSFET(Metal Oxide Semiconductor FieldEffect Transistor：绝缘栅型场效应晶体管)中，采用与在半导体芯片的正面上以平板状设置MOS栅的平面栅结构相比，在结构上容易获得低导通电阻特性的沟槽栅结构。沟槽栅结构是在形成于半导体芯片的正面的沟槽内埋入MOS栅的MOS栅结构，可以通过单元间距的缩短来进行低导通电阻化。

关于现有的沟槽栅型MOSFET，以使用碳化硅(SiC)作为宽带隙半导体的情况为例进行说明。图12是表示现有的半导体装置的结构的截面图。图12所示的沟槽栅型MOSFET是使用在由碳化硅构成的n⁺型支撑基板(以下，记作n⁺型碳化硅基板)101上按顺序外延生长成为n^-型漂移区102和p型基区104的各碳化硅层而成的由碳化硅构成的半导体基板(以下，记作碳化硅基板)110而制成。在从碳化硅基板110的正面起算在漏极侧比沟槽(以下，记作栅极沟槽)107的底面更深的位置选择性地设置有第一p⁺型区121、第二p⁺型区122。

第一p⁺型区121包覆栅极沟槽107的底面。第二p⁺型区122在相邻的栅极沟槽107之间(台面区)以与栅极沟槽107分开的方式选择性地设置。通过设置这些第一p⁺型区121、第二p⁺型区122，从而抑制在关断时施加到栅极绝缘膜的电场。因此，能够在维持耐压(耐电压)的状态下，缩短单元间距而进行低导通电阻化。由1个栅极沟槽107内的MOS栅和隔着该MOS栅而相邻的台面区构成1个单位单元(元件的构成单位)。符号103、105、106、108、109、111～113分别表示n型电流扩散区、n⁺型源区、p⁺⁺型接触区、栅极绝缘膜、栅电极、层间绝缘膜、源电极和漏电极。

以往，已知为了减少部件个数而实现降低成本，使用形成于沟槽栅型MOSFET的内部的寄生二极管(体二极管)来代替外部的肖特基势垒二极管(SBD：Schottky BarrierDiode)。但是，在使用沟槽栅型MOSFET的体二极管来代替外部的SBD的情况下，会产生体二极管的劣化、导通损耗增加。为了避免该问题，提出了在制作有沟槽栅型MOSFET的同一半导体芯片内置沟槽型SBD的方案。

对在同一半导体芯片内置了沟槽型SBD的现有的沟槽栅型MOSFET进行说明。图13是表示现有的半导体装置的结构的另一例的截面图。图13所示的现有的半导体装置与图12所示的现有的半导体装置的不同之处在于，在沟槽栅型MOSFET131的相邻的栅极沟槽107间内置有沟槽型SBD132。

沟槽型SBD132具备栅极沟槽107之间的沟槽141和埋入到该沟槽141的内部的导电层142，并由沿沟槽141的侧壁形成的导电层142与n型电流扩散区103的肖特基结143构成。沟槽141的底面被第一p⁺型区121包覆。不设置第二p⁺型区。