“原田信介”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果19个，建议您升级VIP下载更多相关专利

[发明专利]半导体装置-CN201811009205.0有效
发明人：小林勇介;原田信介 -专利权人：富士电机株式会社
申请日： 2018-08-31 - 公布日： 2023-10-24 - 主分类号： H01L29/16 文献下载
摘要：本发明提供能够降低导通电阻的半导体装置。在栅极沟槽(7)的底面设有导电层(22)。由该导电层(22)和n型电流扩散区(3)沿栅极沟槽(7)的侧壁形成肖特基结(23)，并由该肖特基结(23)构成沟槽型SBD(42)的1个单位单元。在栅极沟槽(7)的内部，在导电层(22)上隔着绝缘层(8a)设有构成沟槽栅型的纵向型MOSFET(41)的1个单位单元的栅电极(9)。即，沟槽栅型MOSFET(41)的1个单位单元和沟槽型SBD(42)的1个单位单元被配置在1个栅极沟槽(7)的内部并且在深度方向上对置。
半导体装置

[发明专利]碳化硅半导体装置及碳化硅半导体装置的制造方法-CN202080074984.1在审
发明人：畑山智亮;增田健良;原田信介 -专利权人：住友电气工业株式会社
申请日： 2020-10-09 - 公布日： 2022-06-07 - 主分类号： H01L29/06 文献下载
摘要：碳化硅半导体装置具有碳化硅基板、第一电极及第二电极。碳化硅基板具有第一主面、第二主面、第一杂质区域、第二杂质区域及第三杂质区域。第一电极在第一主面处与第二杂质区域及第三杂质区域的各自相接。第二电极在第二主面处与第一杂质区域相接。第二杂质区域包含第一区域和处于第一区域与第二主面之间且与第一区域相接的第二区域。第一区域的杂质浓度为6×1016cm‑3以上。
碳化硅半导体装置制造方法

[发明专利]半导体装置和半导体装置的制造方法-CN201680050672.0有效
发明人：岩谷将伸;木下明将;原田信介;田中保宣 -专利权人：富士电机株式会社
申请日： 2016-09-08 - 公布日： 2021-06-15 - 主分类号： H01L29/78 文献下载
摘要：在碳化硅半导体基体的第一主面侧形成沟槽(16)，在碳化硅半导体基体的第一主面侧堆积n型碳化硅外延生长层(2)，在n型碳化硅外延生长层的表面设有n型高浓度区域(5)。另外，在n型碳化硅外延生长层(2)的表面选择性地设置第一p型基区(3)和第二p+型基区(4)，第二p+型基区(4)形成在沟槽(16)的底部。另外，n型高浓度区域(5)的深度比第一p型基区(3)和第二p+型基区(4)的深度深。由此，能够以简单的方法缓和沟槽底部的栅绝缘膜的电场强度，确保有源部的耐电压的同时使导通电阻下降。
半导体装置制造方法

[发明专利]超结碳化硅半导体装置及超结碳化硅半导体装置的制造方法-CN201980057211.X在审
发明人：小林勇介;武井学;京极真也;原田信介 -专利权人：富士电机株式会社;国立研究开发法人产业技术总合研究所;株式会社东芝
申请日： 2019-10-18 - 公布日： 2021-04-13 - 主分类号： H01L29/78 文献下载
摘要：一种超结碳化硅半导体装置具备：第一导电型的碳化硅半导体基板(1)、第一导电型的第一半导体层(2)、重复交替地配置有外延生长的第一导电型的第一柱区(31)和离子注入的第二导电型的第二柱区(30)的并列pn区(33)、第二导电型的第二半导体层(16)、第一导电型的第一半导体区(17)、沟槽(23)、隔着栅绝缘膜(19)而设置在沟槽(23)的内部的栅电极(20)、以及第一电极(22)。第一柱区的杂质浓度为1.1×1016/cm3以上且5.0×1016/cm3以下。
碳化硅半导体装置制造方法

[发明专利]半导体装置和半导体装置的制造方法-CN201680050777.6有效
发明人：木下明将;原田信介;田中保宣 -专利权人：富士电机株式会社
申请日： 2016-09-08 - 公布日： 2020-12-18 - 主分类号： H01L29/78 文献下载
摘要：在碳化硅半导体基体的第一主面侧形成有沟槽(16)，第二导电型的第二基极区(4)配置在与沟槽(16)沿深度方向对置的位置，第二导电型的第二基极区(4)的漏电极(13)侧端部和第二导电型的第一基极区(3)的漏电极(13)侧端部到达比第一导电型的区域(5)的漏电极(13)侧端部更深的位置。由此，能够通过缓和沟槽底部的栅绝缘膜的电场强度，抑制活性部的耐电压来使耐压构造部的耐电压设计变得容易。另外，能够通过简单的方法形成这样的半导体装置。
半导体装置制造方法

[发明专利]碳化硅半导体装置及碳化硅半导体装置的制造方法-CN201580054438.0有效
发明人：熊谷直树;堤岳志;酒井善行;大西泰彦;藤本卓巳;福田宪司;原田信介;岡本光央 -专利权人：富士电机株式会社
申请日： 2015-12-16 - 公布日： 2020-11-27 - 主分类号： H01L29/78 文献下载
摘要：本发明的目的在于提供碳化硅半导体装置及碳化硅半导体装置的制造方法。在碳化硅半导体衬底的正面侧设有由p‑型阱层(4)、n+型源区(6)、栅极绝缘膜(8)和栅极(9)组成的MOS栅极结构。层间绝缘膜(10)以覆盖栅极(9)的方式设置，并与栅极绝缘膜(8)接触。钛膜(16)隔着氮化钛膜(11)覆盖层间绝缘膜(10)。源极(14)以不与层间绝缘膜(10)接触的方式设置在钛膜(16)的表面。此外，源极(14)经由钛膜(16)和正面硅化物层(12)与p‑型阱层(4)和n+型源区(6)电连接。钛膜具有在高温动作时吸附或屏蔽从源极(14)产生的氢原子或氢离子的功能。据此，能稳定获得预定的电特性，提高可靠性。
碳化硅半导体装置制造方法

[发明专利]碳化硅半导体装置的制造方法及碳化硅半导体装置-CN201580006779.0有效
发明人：须原纪之;堤岳志;巻渕阳一;荒岡干;福田宪司;原田信介;岡本光央 -专利权人：富士电机株式会社;独立行政法人产业技术总合研究所
申请日： 2015-03-11 - 公布日： 2019-12-10 - 主分类号： H01L29/78 文献下载
摘要：本发明的碳化硅半导体装置具有：n
碳化硅半导体装置制造方法

[发明专利]半导体装置的评价方法及半导体装置的评价装置-CN201610796634.1有效
发明人：染谷满;武井学;原田信介 -专利权人：富士电机株式会社;国立研究开发法人产业技术总合研究所
申请日： 2016-08-31 - 公布日： 2019-05-17 - 主分类号： H01L21/66 文献下载
摘要：本发明提供即使对栅极施加AC电压，也能够正确测定导通时的阈值电压的波动的半导体装置的评价方法及半导体装置的评价装置。作为被测定物的MOSFET的漏极与恒定电压源连接，源极和基体接地。AC电压源通常对MOSFET的栅极持续施加最大电压为MOSFET的阈值电压以上的应力电压。恒定电压源在MOSFET被施加有应力电压时，向MOSFET的源极‑漏极间施加源极‑漏极间电压，并且持续测定并监视流通于MOSFET的源极‑漏极间电流。MOSFET的阈值电压的波动量基于由恒定电压源测定的MOSFET的源极‑漏极间电流的波动量而得到。
半导体装置评价方法

[发明专利]半导体装置-CN201811042221.X在审
发明人：小林勇介;大瀬直之;原田信介;武井学 -专利权人：富士电机株式会社
申请日： 2018-09-07 - 公布日： 2019-03-15 - 主分类号： H01L29/78 文献下载
摘要：本发明提供一种能够改善低导通电阻化和抑制栅极阈值电压降低的均衡的半导体装置。在n型电流扩散区(3)的内部，设置覆盖沟槽(栅极沟槽)(7)的底面的第一p⁺型区(21)。另外，在n型电流扩散区(3)的内部，在相邻的沟槽之间，设置与第一p⁺型区分开且与p型基区(4)相接的第二p⁺型区(22)。在p型基区的内部，在沟槽的侧壁附近，以与沟槽的侧壁分开预定距离(t1)，并且与第一p⁺型区、第二p⁺型区分开的方式设置第三p⁺型区(23)。第三p⁺型区与沟槽的侧壁大致平行地在深度方向延伸。第三p⁺型区的漏极侧端部与n型电流扩散区(3)相接，或从p型基区(4)与n型电流扩散区的界面向漏极侧以预定深度(d)突出。
扩散区侧壁半导体装置漏极栅极阈值电压低导通电阻方式设置方向延伸预定距离栅极沟槽侧端部平行均衡覆盖

[发明专利]半导体装置及其制造方法-CN201480057180.5有效
发明人：有吉惠子;清水达雄;四户孝;先崎纯寿;原田信介;小岛贵仁 -专利权人：株式会社东芝;独立行政法人产业技术综合研究所;富士电机株式会社
申请日： 2014-09-16 - 公布日： 2019-03-08 - 主分类号： H01L29/78 文献下载
摘要：根据一个实施方式，半导体装置包括第一半导体区域、第二半导体区域、第三半导体区域、第一电极、第二电极、控制电极和绝缘膜。第一半导体区域是第一导电型的并且包含SiC。第二半导体区域设置在第一半导体区域上并且具有第一表面。第二半导体区域是第二导电型的并且包含SiC。第三半导体区域设置在第二半导体区域上、是第一导电型的并且包含SiC。第一电极电连接到第一半导体区域。第二电极电连接到第三半导体区域。控制电极设置在第二半导体区域上。绝缘膜设置在第二半导体区域与控制电极之间。绝缘膜接触第一表面以及控制电极并且包含氮。氮的浓度分布的峰值的位置远离第一表面至少2nm但小于10nm，峰值的半峰宽为至少10nm但小于20nm。
半导体装置及其制造方法

[发明专利]半导体装置-CN201380021928.1有效
发明人：岩室宪幸;星保幸;原田祐一;原田信介 -专利权人：富士电机株式会社
申请日： 2013-03-18 - 公布日： 2019-01-29 - 主分类号： H01L29/06 文献下载
摘要：在活性区(100a)中，在n⁺半导体基板(1)上的n^‑漂移层(2)的表面层，选择性地设置p⁺区(3)。在n^‑漂移层(2)以及p⁺区(3)的表面设置p基极层(4)，在p基极层(4)设置MOS构造。在活性区(100a)的其他部分，在p⁺区(3)上设置与源极电极(10)相接的p⁺区(33)。在耐压构造区(100b)，按照包围活性区(100a)的方式，至少由p^‑区(21)构成的JTE构造(13)设为与p⁺区(3)以及p基极层(4)远离。在活性区(100a)和耐压构造区(100b)的边界附近的、未形成MOS构造的部分，p^‑区(21)与p⁺区(33)相接。由此，能够提供具有稳定地表现出高耐压特性的元件构造、且导通电阻低的半导体装置。
半导体装置

[发明专利]高耐压半导体装置及其制造方法-CN201480044980.3有效
发明人：岩室宪幸;原田信介 -专利权人：富士电机株式会社;独立行政法人产业技术总合研究所
申请日： 2014-07-11 - 公布日： 2018-10-23 - 主分类号： H01L29/78 文献下载
摘要：在n⁺型SiC半导体基板(1)上的n^‑型SiC层(2)的表面，选择性地形成p⁺层(3)，在n^‑型SiC层(2)和p⁺层(3)之上，形成有p基层(4)。在p基层(4)的表面层选择性地形成有p⁺接触层(5)。以从表面贯通p基层(4)而到达n^‑型SiC层(2)的方式形成有n反型层(6)。在p⁺接触层(5)和n反型层(6)夹住的p基层(4)的表面露出部上，隔着栅绝缘膜(9)设有栅电极层(8)，设有与p⁺接触层(5)和n⁺源层(7)接触的源电极(10)。在背面设有漏电极(11)。p⁺层(3)的一部分以在n反型层(6)的漏电极(11)侧的区域通过结合部而结合，并与p⁺层(3)的漏电极(11)侧的一部分接触的方式形成有p⁺层(31)。
耐压半导体装置及其制造方法

[发明专利]立式耐高压半导体装置及其制造方法-CN201380022008.1有效
发明人：田中敦之;岩室宪幸;原田信介 -专利权人：富士电机株式会社
申请日： 2013-03-14 - 公布日： 2018-03-20 - 主分类号： H01L29/78 文献下载
摘要：本发明提供一种即使在施加高电压时也不会产生栅极氧化膜击穿和可靠性变差、且能够具有低通态电阻的立式SiC‑MOSFET和IGBT以及它们的制造方法。在立式MOSFET中，代替阱区(6)，而将半导体层(3)和基极层(4)键合，以作为键合部而包含距相对置的全部的源极区域的中心最远且等距离、并且距源极区域的与中心最远离的端部最近且等距离的点。
立式高压半导体装置及其制造方法

[发明专利]碳化硅半导体元件以及碳化硅半导体元件的制造方法-CN201480048187.0有效
发明人：内海诚;酒井善行;福田宪司;原田信介;岡本光央 -专利权人：富士电机株式会社;独立行政法人产业技术总合研究所
申请日： 2014-08-08 - 公布日： 2018-01-16 - 主分类号： H01L21/28 文献下载
摘要：在n‑型碳化硅基板(1)的表面选择性地形成红外线吸收膜(8)，在n‑型碳化硅基板(1)上，在除红外线吸收膜(8)的形成区域以外的区域依次选择性地形成包括铝的p型接触图案(9)和包括镍的Ni图案(10)之后，通过快速退火处理对n‑型碳化硅基板(1)进行加热，形成包括p型接触图案(9)和硅化的Ni图案(10)的欧姆电极。
碳化硅半导体元件以及制造方法

[发明专利]纵型高耐压半导体装置及纵型高耐压半导体装置的制造方法-CN201380018019.2有效
发明人：岩室宪幸;原田信介;星保幸;原田祐一 -专利权人：富士电机株式会社
申请日： 2013-03-29 - 公布日： 2017-10-13 - 主分类号： H01L29/78 文献下载
摘要：碳化硅纵型MOSFET具有第1导电型的N反转层(6)，在第2半导体层基底层以外的表面层上所形成，该第2半导体层基底层在形成于基板的表面上的低浓度层上选择性地形成；栅电极层，被第1导电型的源极区域和第1导电型的N反转层(6)夹持，第2导电型的第3半导体层的表面露出部上的至少一部分，隔着栅极绝缘膜而形成；和源电极，在源极区域与第3半导体层的表面上共同接触，在N反转层(6)下的区域结合第2导电型半导体层的一部分。由此，利用将SiC等作为半导体材料的纵型SiC‑MOSFET的低导通电阻，并且即使在施加高电压时也能防止形成栅电极的氧化膜的击穿，并能够提高可靠性。
纵型高耐压半导体装置制造方法

1
2
下一页»
尾页
共 19 条