[发明专利]半导体装置有效
申请号: | 201811009205.0 | 申请日: | 2018-08-31 |
公开(公告)号: | CN109638069B | 公开(公告)日: | 2023-10-24 |
发明(设计)人: | 小林勇介;原田信介 | 申请(专利权)人: | 富士电机株式会社 |
主分类号: | H01L29/16 | 分类号: | H01L29/16;H01L29/423;H01L29/78;H01L27/06 |
代理公司: | 北京铭硕知识产权代理有限公司 11286 | 代理人: | 包跃华;金玉兰 |
地址: | 日本神奈*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 半导体 装置 | ||
1.一种半导体装置,其特征在于,具备:
半导体基板,其由带隙比硅宽的半导体构成;
第一导电型的第一半导体层,其设置在所述半导体基板的正面,且由带隙比硅宽的半导体构成;
第二导电型的第二半导体层,其设置在所述第一半导体层的、相对于所述半导体基板侧为相反的一侧,且由带隙比硅宽的半导体构成;
第一导电型的第一半导体区,其选择性地设置在所述第二半导体层的内部;
沟槽,其贯通所述第一半导体区和所述第二半导体层而到达所述第一半导体层;
第二半导体区,其以与所述第二半导体层分开的方式选择性地设置在所述第一半导体层的内部,并包覆所述沟槽的底面;
导电层,其设置在所述沟槽的内部;
绝缘层,其在所述沟槽的内部,设置在所述导电层上;
绝缘膜,其沿所述沟槽的侧壁设置,且与所述绝缘层接触而与该绝缘层连续;
栅电极,其在所述沟槽的内部,设置在所述绝缘层和所述绝缘膜之上;
第一电极,其与所述第二半导体层和所述第一半导体区接触;
第二电极,其设置在所述半导体基板的背面;以及
肖特基势垒二极管,其由所述导电层与所述第一半导体层的肖特基结构成。
2.根据权利要求1记载的半导体装置,其特征在于,所述导电层和所述绝缘层之间的界面位于比所述第二半导体层和所述第一半导体层之间的界面更靠所述半导体基板侧的位置。
3.根据权利要求1或2记载的半导体装置,其特征在于,从所述导电层和所述绝缘层之间的界面起到所述第二半导体层和所述第一半导体层之间的界面为止的距离为0.3μm以上且0.6μm以下。
4.根据权利要求1~3中任意一项记载的半导体装置,其特征在于,所述沟槽的深度为1.1μm以上且3.2μm以下,
所述导电层的厚度为0.1μm以上且0.6μm以下。
5.根据权利要求1~4中任意一项记载的半导体装置,其特征在于,所述半导体装置还具备第一导电型的第三半导体区,该第一导电型的第三半导体区与所述第二半导体层接触,并且以从所述第一半导体层和所述第二半导体层之间的界面起到达在所述第二电极侧比所述沟槽的底面更深的位置的方式设置在所述第一半导体层的内部,所述第三半导体区的杂质浓度比所述第一半导体层的杂质浓度高,
所述肖特基势垒二极管由所述导电层与所述第三半导体区的肖特基结构成。
6.根据权利要求1~5中任意一项记载的半导体装置,其特征在于,所述沟槽被配置为沿与所述半导体基板的正面平行的方向延伸的条纹状的布局。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于富士电机株式会社,未经富士电机株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201811009205.0/1.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类