[发明专利]半导体元件及其制作方法

说明书

本发明公开一种半导体元件及其制作方法。其制作半导体元件的方法是，主要先形成一金属氧化物半导体晶体管于一基底上，然后形成一第一层间介电层于金属氧化物半导体晶体管上，去除部分第一层间介电层以形成一凹槽于金属氧化物半导体晶体管旁，之后再形成一陷阱结构于该凹槽内。

技术领域

本发明涉及一种制作半导体元件的方法，尤其是涉及一种于金属氧化物半导体晶体管旁制作陷阱结构(trap rich structure)的方法。

背景技术

在无线射频(radio frequency,RF)集成电路应用中，例如RF选频装置(RF switchdevice)或功率放大器(power amplifier device)，其性能经常受到寄生表面电荷(parasitic surface charge)问题的影响。因为寄生表面电荷而产生谐波效应(harmoniceffect)，进而影响装置效能。有数种晶片制作工艺技术用以解决此问题，例如使用绝缘层上覆盖半导体层(semiconductor-on-insulator,SOI)的晶片将电荷与高电阻晶片基板互相隔离。然而现今采用SOI晶片的设计通常过于昂贵，因此如何在更低成本的情况下改良现有制作工艺提升元件整体效能并提供更有竞争力的产品即为现今一重要课题。

发明内容

本发明一实施例公开一种制作半导体元件的方法，其主要先形成一金属氧化物半导体晶体管于一基底上，然后形成一第一层间介电层于金属氧化物半导体晶体管上，去除部分第一层间介电层以形成一凹槽于金属氧化物半导体晶体管旁，之后再形成一陷阱结构于该凹槽内。

本发明另一实施例公开一种半导体元件，其主要包含：一金属氧化物半导体晶体管设于基底上；一陷阱结构设于基底上并位于金属氧化物半导体晶体管旁，其中陷阱结构底部切齐基底上表面；以及一层间介电层设于金属氧化物半导体晶体管以及陷阱结构上。

附图说明

图1至图3为本发明一实施例制作一半导体元件的方法示意图；

图4为本发明一实施例的一半导体元件的结构示意图；

图5为本发明一实施例的一半导体元件的结构示意图；

图6为本发明一实施例的一半导体元件的结构示意图。

主要元件符号说明

12 基底 14 深沟槽隔离结构

16 金属氧化物半导体晶体管 18 金属氧化物半导体晶体管

20 金属氧化物半导体晶体管 22 栅极结构

24 源极/漏极区域 26 深N阱

28 P阱 30 栅极介电层

32 栅极材料层 34 间隙壁

36 第一层间介电层 38 凹槽

40 陷阱结构(陷捕结构) 42 介电层

44 第二层间介电层 46 接触插塞

48 金属内连线 50 层间介电层

52 介质层 54 高介电常数介电层

56 功函数金属层 58 低阻抗金属层