[发明专利]半导体元件及其制作方法

权利要求书

1.一种制作半导体元件的方法，其特征在于，包含：

形成一金属氧化物半导体晶体管于一基底上；

形成一第一层间介电层于该金属氧化物半导体晶体管上；

去除部分该第一层间介电层以形成一凹槽于该金属氧化物半导体晶体管旁；以及

形成一陷阱结构于该凹槽内，该陷阱结构的上表面切齐该第一层间介电层的上表面。

2.如权利要求1所述的方法，另包含：

形成一第二层间介电层于该金属氧化物半导体晶体管以及该陷阱结构上；

形成一接触插塞于该第一层间介电层以及该第二层间介电层内并电连接该金属氧化物半导体晶体管；以及

形成一金属内连线于该第二层间介电层上并电连接该接触插塞。

3.如权利要求2所述的方法，其中该金属内连线设于该陷阱结构正上方。

4.如权利要求2所述的方法，其中该金属内连线完全遮蔽该陷阱结构。

5.如权利要求2所述的方法，其中该第一层间介电层以及该第二层间介电层包含相同材料。

6.如权利要求1所述的方法，另包含沉积一介电层于该凹槽内以形成该陷阱结构。

7.如权利要求6所述的方法，其中该介电层包含无掺杂多晶硅或氮化硅。

8.如权利要求6所述的方法，还包含利用一化学机械研磨制作工艺去除设于该第一层间介电层上表面的部分该介电层，使该陷阱结构的上表面切齐该第一层间介电层的上表面。

9.如权利要求6所述的方法，其中该介电层为U型。

10.如权利要求1所述的方法，另包含将掺质注入该凹槽周围的该第一层间介电层内以形成该陷阱结构。

11.如权利要求1所述的方法，其中该陷阱结构下表面切齐该基底上表面。

12.一种半导体元件，其特征在于，包含：

金属氧化物半导体晶体管，设于一基底上；

陷阱结构，设于该基底上并位于该金属氧化物半导体晶体管旁，其中该陷阱结构底部切齐该基底上表面；以及

层间介电层，设于该金属氧化物半导体晶体管以及该陷阱结构上，其中该层间介电层包含第一层间介电层，覆盖该金属氧化物半导体晶体管，且该陷阱结构的上表面切齐该第一层间介电层的上表面。

13.如权利要求12所述的半导体元件，其中该层间介电层还包含：

第二层间介电层，设于该第一层间介电层上并覆盖该陷阱结构。

14.如权利要求13所述的半导体元件，其中该第一层间介电层以及该第二层间介电层包含相同材料。

15.如权利要求13所述的半导体元件，另包含：

接触插塞，设于该第一层间介电层以及该第二层间介电层内并电连接该金属氧化物半导体晶体管；以及

金属内连线，设于该第二层间介电层上并电连接该接触插塞。

16.如权利要求15所述的半导体元件，其中该金属内连线设于该陷阱结构正上方。

17.如权利要求15所述的半导体元件，其中该金属内连线完全遮蔽该陷阱结构。

18.如权利要求13所述的半导体元件，其中该陷阱结构包含无掺杂多晶硅或氮化硅。

19.如权利要求13所述的半导体元件，其中该陷阱结构为U型。