[实用新型]一种扇出型天线封装结构

说明书

本实用新型提供一种扇出型天线封装结构，包括单层天线结构；形成于单层天线结构下表面的重新布线层；形成于重新布线层下表面、且与重新布线层电连接的至少一个半导体芯片；形成于半导体芯片两侧的重新布线层下表面、且与重新布线层电连接的引出导线；形成于重新布线层下表面、且包围半导体芯片及引出导线的塑封层；形成于塑封层下表面、且与引出导线电连接的焊球下金属层；形成于焊球下金属层下表面的焊球凸块；形成于焊球凸块下表面、且与焊球凸块电连接的基板；及形成于半导体芯片另一表面的散热片。通过本实用新型提供的扇出型天线封装结构，解决了现有半导体芯片外接天线时，导致PCB面积较大的问题。

技术领域

本实用新型涉及半导体封装技术领域，特别是涉及一种扇出型天线封装结构。

背景技术

更低成本、更可靠、更快及更高密度的电路是集成电路封装追求的目标。在未来，集成电路封装将通过不断减小最小特征尺寸来提高各种电子元器件的集成密度。目前，先进的封装方法包括：晶圆片级芯片规模封装(Wafer Level Chip Scale Packaging，WLCSP)，扇出型晶圆级封装(Fan-Out Wafer Level Package，FOWLP)，倒装芯片(FlipChip)，叠层封装(Package on Package，POP)等等。

扇出型晶圆级封装是一种晶圆级加工的嵌入式芯片封装方法，是目前一种输入/输出端口(I/O)较多、集成灵活性较好的先进封装方法之一。扇出型晶圆级封装相较于常规的晶圆级封装具有其独特的优点：①I/O间距灵活，不依赖于芯片尺寸；②只使用有效裸片(die)，产品良率提高；③具有灵活的3D封装路径，即可以在顶部形成任意阵列的图形；④具有较好的电性能及热性能；⑤高频应用；⑥容易在重新布线层(RDL)中实现高密度布线。

目前，射频芯片的扇出型晶圆级封装方法一般为：提供载体，在载体表面形成释放层；在释放层上光刻、电镀出重新布线层(Redistribution Layers，RDL)；采用芯片键合工艺将半导体芯片安装到重新布线层上；采用注塑工艺将芯片塑封于塑封材料层中；去除载体和释放层；在重新布线层上光刻、电镀形成焊球下金属层(UBM)；在UBM上进行植球回流，形成焊球凸块；然后进行晶圆黏片、切割划片。对于不同半导体芯片的应用，有时需要设置天线，而现有天线都是开发者在进行layout设计时，直接在PCB板上layout天线或留出外接天线的接口；但由于外接天线的诸多不便，故一般直接在PCB板上layout天线，而此种方法要保证天线增益，就必须以牺牲PCB面积为代价。

鉴于此，有必要设计一种新的扇出型天线封装结构用以解决上述技术问题。

实用新型内容

鉴于以上所述现有技术的缺点，本实用新型的目的在于提供一种扇出型天线封装结构，用于解决现有半导体芯片外接天线时，导致PCB面积较大的问题。

为实现上述目的及其他相关目的，本实用新型提供一种扇出型天线封装结构的制备方法，所述制备方法包括：

步骤1)提供一载体，并于所述载体上表面形成释放层；

步骤2)于所述释放层上表面形成单层天线结构，并于所述单层天线结构上表面形成重新布线层；

步骤3)于所述重新布线层上表面形成至少一个半导体芯片，所述半导体芯片包括第一表面，及与所述第一表面相对的第二表面，其中，所述半导体芯片的第一表面与所述重新布线层电连接；

步骤4)于所述半导体芯片两侧的所述重新布线层上形成引出导线，其中，所述引出导线与所述重新布线层电连接；

步骤5)于所述重新布线层上表面形成塑封层，其中，所述塑封层包覆所述半导体芯片及所述引出导线；

步骤6)去除部分所述塑封层，以暴露出所述半导体芯片的第二表面及引出导线；