[发明专利]芯片堆栈立体封装结构及其制造方法

说明书

本发明提供一种芯片堆栈立体封装结构及制造方法。封装结构包括：芯片堆栈体，包括以无间隙方式直接接合的第一芯片和底层芯片；第一芯片和底层芯片分别具有第一测试垫和第一穿孔、底层测试垫和底层穿孔，第一穿孔和底层穿孔的一端分别形成有第一承接垫和底层承接垫，底层穿孔贯穿底层测试垫连通至第一承接垫，使底层芯片与第一芯片电性连接。制造方法包括：在晶圆表面形成测试垫并利用测试垫测试晶圆，满足良率基准值的晶圆直接接合；形成穿孔及承接垫使晶圆间形成电性连接；单体化切割形成芯片堆栈立体封装结构。本发明通过晶圆直接接合，缩短了芯片间信号传输距离，降低了封装尺寸；晶圆接合前测试良率，防止低良率晶圆进行堆栈，节约了成本。

技术领域

本发明涉及半导体制造技术领域，特别涉及一种芯片堆栈立体封装结构及其制造方法。

背景技术

随着电子产品向小型化、高密度、高性能的方向发展，基于硅穿孔

(Through Silicon Via，TSV)的2.5D(2.5Dimensional，2.5维)及3D(Threedimensional，3维)堆栈封装已越来越成为高密度封装领域的主导技术。目前，对于具有硅穿孔的芯片，通常采用在芯片表面生成微凸块，并通过再流焊的方式进行芯片与芯片(Chipto Chip，C2C)或芯片与晶圆(Chip to Wafer，C2W)的连接并形成芯片堆栈结构。图1为典型的存储芯片(memory die)与缓冲芯片(buffer die)的堆栈体封装结构。如图所示，存储芯片112、113和缓冲芯片114分别具有贯穿的硅穿孔112C、113C和114C，芯片111、112、113的表面分别形成有微凸块111D、112D和113D，各存储芯片之间、存储芯片与缓冲芯片之间通过微凸块进行键合连接形成芯片堆栈体110；芯片堆栈体110表面形成有重布线层(Redistribution Layer，RDL)120，使芯片堆栈体110以覆晶接合的方式接合于基板140。

相比于传统的引线键合方式，上述采用TSV及微凸块连接形成的封装体结构，虽然信号传输的距离有较大的改善，封装尺寸也有明显的降低，但随着对信号传输品质要求的不断提高，以及对封装小型化、高可靠性的要求，采用微凸块连接的方式越来越难以克服信号传输上的不足，以及键合时发生晶圆损伤的问题。此外，采用微凸块的方式，通常用于芯片与芯片或芯片与晶圆的连接，但与晶圆与晶圆(Wafer to Wafer，W2W)连接方式相比，生产效率较低。因此，利用硅穿孔技术以及无微凸块实现晶圆与晶圆的直接连接，愈来愈成为高密度封装领域技术推动的发展方向。

另一方面，现有的晶圆与晶圆连接的方法，是在晶圆键合并堆栈完成后对晶圆进行测试的，此时如发现某一晶圆良率过低，将会影响堆栈封装结构的整体良率，造成成本的损失。

以上的说明仅仅是为了帮助本领域技术人员理解本发明的背景，不代表以上内容为本领域技术人员所公知或知悉。

发明内容

有鉴于此，本发明实施方式希望提供一种芯片堆栈立体封装结构，以至少解决现有技术中存在的问题。

本发明实施方式的技术方案是这样实现的，根据本发明的一个实施方式，提供一种芯片堆栈立体封装结构，其特征在于，包括：

芯片堆栈体，包括：第一芯片和底层芯片，所述底层芯片具有一安装表面和与该安装表面相对的堆栈背面，所述第一芯片的第一主动面与所述底层芯片的所述堆栈背面以无间隙方式直接贴合；所述底层芯片内具有多个底层穿孔和多个形成于所述底层穿孔一端的底层承接垫，所述底层穿孔贯穿所述第一芯片的第一钝化层并设置于所述第一芯片的表面焊垫上，并且所述底层穿孔更贯穿所述底层芯片的半导体层并连通到所述底层芯片的底层测试垫，以电性连接所述第一芯片与所述底层芯片。

在一些实施方式中，所述表面焊垫为所述第一芯片的第一测试垫或所述第一芯片的第一穿孔一端的第一承接垫；

所述芯片堆栈立体封装结构还包括：