[发明专利]半导体结构及其形成方法

说明书

一种半导体结构及其形成方法，方法包括：提供基底，基底包括第一区和第二区，第一区有第一鳍部，第一鳍部上有第一掩膜层，第二区有第二初始鳍部；在第一鳍部侧壁形成第一掺杂层，第一掺杂层内有第一掺杂离子；形成初始隔离层，初始隔离层露出第一掩膜层顶部；形成初始隔离层后，去除部分第二初始鳍部，形成第二鳍部；外延工艺在第二鳍部上形成第三鳍部，第三鳍部中有第二掺杂离子，第二掺杂离子与第一掺杂离子导电类型相反；在第三鳍部上形成第四鳍部；去除部分初始隔离层，形成隔离层，隔离层顶部低于第四鳍部顶部，且高于或齐平第三鳍部顶部；形成隔离层后，去除第一鳍部侧壁第一掺杂层；之后，退火处理。所述方法的步骤少。

技术领域

本发明涉及半导体制造领域，尤其涉及一种半导体结构及其形成方法。

背景技术

随着半导体制造技术的飞速发展，半导体器件为了达到更高的运算速度、更大的数据存储量、以及更多的功能，半导体器件朝向更高的元件密度、更高的集成度方向发展，因此，晶体管的栅极结构变得越来越细且长度变得越来越短，使得位于栅极结构两侧基底内的源漏掺杂区相距过近，则晶体管的短沟道效应也更易发生。

现有技术中，抑制短沟道效应的方法包括：增加源漏掺杂区之间的电阻；或者抑制载流子在源漏掺杂区之间沟道中的迁移。其中，增加源漏掺杂区之间的电阻的方法包括：轻掺杂工艺；或者，采用绝缘体上半导体材料作为衬底。而抑制载流子在源漏掺杂区之间沟道中迁移的方法包括：在沟道区、口袋区或晕区进行相反类型离子的过掺杂。

然而，现有技术抑制短沟道效应的工艺步骤较复杂。

发明内容

本发明解决的技术问题是一种半导体结构及其形成方法，以降低抑制短沟道效应的工艺复杂度。

为解决上述技术问题，本发明提供一种半导体结构的形成方法，包括：提供基底，所述基底包括第一区和第二区，所述第一区基底上具有第一鳍部，所述第一鳍部的顶部具有第一掩膜层，所述第二区基底上具有第二初始鳍部；在所述第一鳍部的侧壁形成第一掺杂层，所述第一掺杂层内具有第一掺杂离子；在所述基底上形成初始隔离层，所述初始隔离层暴露出第一掩膜层的顶部表面，且覆盖第一掺杂层和第二初始鳍部的侧壁；形成所述初始隔离层之后，去除部分第二初始鳍部，形成第二鳍部，所述第二鳍部上的初始隔离层内具有第一开口；以所述第一掩膜层和第一开口侧壁的初始隔离层为掩膜，采用外延工艺在所述第二鳍部上形成第三鳍部，所述第三鳍部中具有第二掺杂离子，所述第二掺杂离子的导电类型与第一掺杂离子的导电类型相反；在所述第三鳍部上形成第四鳍部，所述第四鳍部的顶部表面暴露出初始隔离层的顶部表面；去除部分所述初始隔离层，形成隔离层，所述隔离层的顶部表面低于第一鳍部和第四鳍部的顶部表面，且所述隔离层的顶部表面高于或者齐平于第三鳍部的顶部表面。

可选的，所述第一掺杂层的材料包括：氧化硅；所述第一掺杂层中第一掺杂离子的原子百分比浓度为：5.0E19atoms/cm³～8.0E21atoms/cm³。

可选的，所述第一掺杂层还覆盖第二鳍部的侧壁；所述第一掺杂层、初始隔离层、第二鳍部和第一开口的形成步骤包括：在所述第一鳍部和第二初始鳍部的侧壁形成第一初始掺杂层；在所述基底、第一鳍部和第二初始鳍部上、以及第一初始掺杂层侧壁形成初始隔离层，所述初始隔离层的顶部暴露出第一掩膜层的顶部表面；去除部分第二初始鳍部，形成第二鳍部，所述第二鳍部上的初始隔离层内具有第一开口；去除第一开口侧壁的第一初始掺杂层，在所述第一鳍部和第二鳍部的侧壁形成第一掺杂层。

可选的，形成第一初始掺杂层之后，形成初始隔离层之前，所述形成方法还包括：在所述第一初始掺杂层的侧壁表面形成停止层；所述停止层的材料包括：氮化硅。

可选的，所述第三鳍部中第二掺杂离子的原子百分比浓度为：5.0E19atoms/cm³～5.0E21atoms/cm³。