[发明专利]半导体装置以及其制作方法有效
申请号: | 201711082658.1 | 申请日: | 2017-11-07 |
公开(公告)号: | CN109755132B | 公开(公告)日: | 2022-10-21 |
发明(设计)人: | 张豪轩;钟耀贤;蔡馥郁 | 申请(专利权)人: | 联华电子股份有限公司 |
主分类号: | H01L21/336 | 分类号: | H01L21/336;H01L21/28;H01L29/423;H01L29/78 |
代理公司: | 北京市柳沈律师事务所 11105 | 代理人: | 陈小雯 |
地址: | 中国台*** | 国省代码: | 台湾;71 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 半导体 装置 及其 制作方法 | ||
本发明公开一种半导体装置以及其制作方法,该半导体装置的制作方法包括下列步骤,在半导体基底的核心区与输入/输出区上分别形成第一堆叠结构与第二堆叠结构。第一堆叠结构包括第一图案化氧化物层、第一图案化氮化物层与第一虚置栅极。第二堆叠结构包括第二图案化氧化物层、第二图案化氮化物层与第二虚置栅极。移除第一虚置栅极与第二虚置栅极,用以于核心区上形成第一凹陷并于输入/输出区上形成第二凹陷。在第一凹陷中形成第一栅极结构,并于第二凹陷中形成第二栅极结构。在第一凹陷中形成第一栅极结构之前,将第一图案化氮化物层移除。
技术领域
本发明涉及一种半导体装置以及其制作方法,尤其是涉及一种具有核心区与输入/输出区的半导体装置以及其制作方法。
背景技术
随着半导体集成电路工业的技术发展,各半导体元件的尺寸不断缩小以增加集成电路的集成度。在微缩化的过程中,对于半导体元件中的材料层厚度控制变得越来越重要。在元件尺寸持续微缩的设计下,为了改善金属氧化物半导体场校晶体管(metal-oxide-semiconductor field effect transistor,MOSFET)的效能,传统的多晶硅栅极与栅极氧化物的搭配已被金属栅极与高介电常数(high dielectric constant,high-k)栅极介电层所取代。在high-k栅极堆叠结构中,位于high-k介电层下方的介面层(interfacial layer,IL)对于晶体管的效能有很重要的影响。
在集成电路中,不同的线路模块或/及晶体管与同一个芯片上的其他装置可具有不同的操作电压范围。举例来说,切换式电源供应集成电路可包括功率晶体管以及控制线路来切换功率晶体管的开启与关闭状态,由此将输入电压转换成所需的输出电压,而功率晶体管的操作电压可远高于控制线路中的晶体管的操作电压。因此,为了于同一晶片上制作高电压装置以及低电压装置,必须形成不同厚度的栅极介电层来满足高电压装置以及低电压装置的操作需求。然而,为了形成不同厚度的栅极介电层,有可能会使得制作工艺复杂化或/及引发许多制作工艺上的负面影响而不利于整体的制作工艺良率。
发明内容
本发明提供了一种半导体装置以及其制作方法,利用于核心区与输入/输出区上形成具有图案化氧化物层与图案化氮化物层的堆叠结构,并于虚置栅极移除之后以及栅极结构形成之前将核心区上的图案化氮化物层移除,使得核心区上具有厚度较薄的介电层。通过本发明的制作方法,可不须移除核心区上的氧化物介电层,避免进行氧化物介电层的蚀刻制作工艺时对其他具有氧化物的部分造成影响,由此达到提升生产良率以及改善半导体装置电性表现的效果。
本发明的一实施例提供一种半导体装置的制作方法,包括下列步骤。首先,提供一半导体基底,半导体基底上定义有一核心区与一输入/输出区。在核心区上形成一第一堆叠结构,并于输入/输出区上形成一第二堆叠结构。第一堆叠结构包括一第一图案化氧化物层、一第一图案化氮化物层以及一第一虚置栅极。第一图案化氮化物层形成于第一图案化氧化物层上,而第一虚置栅极形成于第一图案化氮化物层上。第二堆叠结构包括一第二图案化氧化物层、一第二图案化氮化物层以及一第二虚置栅极。第二图案化氮化物层形成于第二图案化氧化物层上,而第二虚置栅极形成于第二图案化氮化物层上。移除第一虚置栅极与第二虚置栅极,用以于核心区上形成一第一凹陷,并于输入/输出区上形成一第二凹陷。在第一凹陷中形成一第一栅极结构,并于第二凹陷中形成一第二栅极结构。在第一凹陷中形成第一栅极结构之前,将第一图案化氮化物层移除。
本发明的一实施例提供一种半导体装置,包括一半导体基底、一第一栅极结构、一第二栅极结构、一氧化物介电层以及一氮化物介电层。半导体基底上定义有一核心区与一输入/输出区。第一栅极结构设置于核心区上,而第二栅极结构设置于输入/输出区上。氧化物介电层部分设置于第一栅极结构与半导体基底之间且部分设置于第二栅极结构与半导体基底之间。氮化物介电层设置于第二栅极结构与氧化物介电层之间。
附图说明
图1至图8为本发明一实施例的半导体装置的制作方法示意图,其中
图2为图1之后的状况示意图;
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于联华电子股份有限公司,未经联华电子股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201711082658.1/2.html,转载请声明来源钻瓜专利网。
- 上一篇:锗硅HBT选择性外基区的注入方法
- 下一篇:自对准的门极隔离
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造