[发明专利]半导体封装装置及其制造方法

说明书

一种半导体封装装置，其包含衬底、无源组件、有源组件和封装主体。所述无源组件安置在所述衬底上。所述有源组件安置在所述衬底上。所述封装主体安置在所述衬底上。所述封装主体包含覆盖所述有源组件和所述无源组件的第一部分以及覆盖所述无源组件的第二部分。所述封装主体的所述第二部分的顶部表面高于所述封装主体的所述第一部分的顶部表面。

技术领域

本发明涉及半导体封装装置及其制造方法，且更确切地说涉及包含屏蔽层的半导体封装装置及其制造方法。

背景技术

在至少部分地由针对增强处理速度和较小尺寸的需求的驱动下，半导体装置已变得越来越复杂。增强处理速度倾向于涉及更高的时钟速度，这可以涉及信号电平之间的更频繁的转换，这继而可以引起在较高频率或较短波长处的较高电平的电磁发射。电磁发射可从源半导体装置中辐射，并且可入射到邻近半导体装置上。如果邻近半导体装置处的电磁发射的电平足够高，那么这些发射可不利地影响邻近半导体装置的操作。此现象有时被称作电磁干扰(EMI)。较小尺寸的半导体装置可通过在总电子系统内提供较高密度的半导体装置且因此提供邻近半导体装置处的较高电平的不希望的电磁发射而加重EMI。

减少EMI的一种方式是屏蔽半导体封装装置内的一组半导体装置。具体地说，屏蔽可通过包含电接地且紧固到封装外部的导电壳体或外壳实现。当来自封装内部的电磁发射撞击壳体的内表面时，这些发射的至少一部分可以电短路，由此降低可以通过壳体且不利地影响邻近半导体装置的发射的电平。类似地，当来自邻近半导体装置的电磁发射撞击壳体的外表面时，可以出现类似电短路以减少封装内的半导体装置的EMI。

发明内容

根据本发明的一些实施例，半导体封装装置包含衬底、无源组件、有源组件和封装主体。无源组件安置在衬底上。有源组件安置在衬底上。封装主体安置在衬底上。封装主体包含覆盖有源组件和无源组件的第一部分以及覆盖无源组件的第二部分。封装主体的第二部分的顶部表面高于封装主体的第一部分的顶部表面。

根据本发明的一些实施例，半导体封装装置包含衬底、第一电子组件、第二电子组件、第一封装主体和第二封装主体。第一电子组件安置在衬底上。第二电子组件安置在衬底上。第一封装主体安置在衬底上以覆盖第二电子组件且暴露第一电子组件。第二封装主体安置在第一封装主体上且覆盖第二电子组件。

根据本发明的一些实施例，制造半导体封装装置的方法包含：提供衬底；在衬底上安置第一电子组件；在衬底上安置第二电子组件；在衬底上形成第一封装主体以覆盖第二电子组件与第一电子组件的至少一部分；在第一封装主体上且在第二电子组件上方形成第二封装主体；以及形成导电层以覆盖第一封装主体和第二封装主体。第二封装主体的顶部表面高于第一封装主体的顶部表面。

附图说明

图1说明根据本发明的一些实施例的半导体封装装置的截面图。

图2说明根据本发明的一些实施例的半导体封装装置的截面图。

图3A、图3B、图3C和图3D说明根据本发明的一些实施例的制造方法。

贯穿图式和具体实施方式使用共用参考编号来指示相同或类似组件。根据以下结合附图作出的详细描述，本发明将会更显而易见。

具体实施方式

图1说明根据本发明的一些实施例的半导体封装装置1的截面图。半导体封装装置1包含衬底10、无源组件11a、11b、有源组件12、封装主体13、14和屏蔽层15。在一些实施例中，封装主体13被称作第一封装主体13，且封装主体14被称作第二封装主体14。在一些实施例中，封装主体包含封装主体的第一部分13和封装主体的第二部分14。