[发明专利]多晶片半导体封装体及垂直堆叠的半导体晶片和封装方法

说明书

本发明公开了一种多晶片半导体封装体及垂直堆叠的半导体晶片和封装方法，半导体晶片包含半导体元件。半导体元件具有上表面以及对应至上表面的下表面。半导体元件包含输入端子、多个硅晶穿孔连接块、多个选择焊垫、多个倾斜焊垫以及多个倾斜导电结构。硅晶穿孔连接块延伸穿越半导体元件。选择焊垫位于下表面。倾斜焊垫位于上表面且通过硅晶穿孔连接块分别连接至选择焊垫。每个倾斜焊垫具有焊垫表面，其不平行于上表面。每个倾斜导电结构的底端接触对应的倾斜焊垫的焊垫表面，且每个倾斜导电结构的顶端垂直的对齐紧邻的倾斜焊垫。本发明具有以节省成本和生产效率的结构设计与生产方法达到晶片选择的功能。

技术领域

本发明是关于一种半导体封装技术，特别是关于一种具有晶片选择焊垫的多晶片封装及其制造方法。

背景技术

为了满足增加半导体装置集成度和多功能性的迫切需求，近年来已经开发了各种半导体多晶片封装。

如下所述制造传统的半导体多晶片封装。在制造晶片并将晶片切割成多个单独的晶片之后，晶片被附接并电连接到基板，并且用模制树脂封装以形成封装体。然后，通过堆叠封装获得多晶片的封装体。

传统的多晶片封装通过使用复杂的工艺堆叠多个封装体而形成。此外，这些多晶片封装的尺寸比标准晶片大得多，从而降低了安装密度。此外，由于多晶片封装采用基板，它们拉长了信号传输路径，从而产生信号延迟的结果。

为了通过堆叠相同类型的存储器晶片来提高存储器容量，必须存在用于操作所需的存储器晶片的晶片选择机制。因此，每个存储器晶片需包括晶片选择端子。例如，在DRAM晶片的情况下，使用列位址选通(RAS)、行位址选通(CAS)或晶片选择接脚(CSP)作为晶片选择端子。通过选择性地将电子信号发送到与多晶片封装的所需晶片对应的特定晶片选择端子，对选择所需的晶片进行操作。多晶片封装中的存储器晶片的其他非选择端子通常连接在一起，但是每个单独晶片的晶片选择端子被隔离并连接到外部电子元件。

在上述多晶片封装中公开了用于将每个晶片的晶片选择端彼此分离的公知技术。也就是说，每个晶片的晶片选择端子通过形成在封装的基板上的连接布线连接到外部电子部件。因此，为了将每个晶片的晶片选择端子彼此分开，每个基板应包含与其它基板不同的连接布线构造，因而增加了生产成本并降低了生产率。

发明内容

本发明的目的在于提供一种具有以节省成本和生产效率的结构设计与生产方法达到晶片选择功能的多晶片半导体封装体及垂直堆叠的半导体晶片和封装方法。

在本发明的一实施例中，一种半导体晶片包含半导体元件。半导体元件具有上表面以及对应至上表面的下表面。半导体元件包含输入端子、多个硅晶穿孔连接块、多个选择焊垫、多个倾斜焊垫以及多个倾斜导电结构。多个硅晶穿孔连接块延伸穿越半导体元件，其中这些硅晶穿孔连接块的其中之一连接至输入端子。多个选择焊垫位于下表面，其中这些选择焊垫的其中之一连接至输入端子，而这些选择焊垫的其余者分别连接至这些硅晶穿孔连接块的其余者。多个倾斜焊垫位于上表面且通过这些硅晶穿孔连接块分别连接至这些选择焊垫，其中每个倾斜焊垫具有焊垫表面，其不平行于上表面。多个倾斜导电结构分别位于对应的这些倾斜焊垫上，每个倾斜导电结构的底端接触对应的倾斜焊垫的焊垫表面，且每个倾斜导电结构的顶端垂直的对齐紧邻的倾斜焊垫。