[发明专利]具有伪连接件的半导体封装件及其形成方法

说明书

本发明的实施例提供的一种实施例封装件包括第一封装件。第一封装件包括第一集成电路管芯，围绕第一集成电路管芯的密封剂，以及位于密封剂和第一集成电路管芯上方的再分布层。该封装件还包括通过多个功能连接件接合至第一封装件的第二封装件。功能连接件和再分布层将第二封装件的第二集成电路管芯电连接至第一集成电路管芯。该封装件还包括设置在第一封装件和第二封装件之间的多个伪连接件。多个伪连接件中的每个伪连接件的朝向第一封装件的一端与第一封装件物理地分离。本发明的实施例还提供了一种形成封装件的方法。

技术领域

本发明的实施例总体涉及半导体领域，更具体地，涉及半导体封装件及其形成方法。

背景技术

由于各种电子组件(例如，晶体管、二极管、电阻器、电容器等)的集成密度的不断提高，半导体产业经历了快速增长。在大多数情况下，集成密度的改进是由最小特征尺寸的反复减小引起的，这允许将更多的组件集成到给定区域中。随着对缩小的电子器件的需求的增长，已经出现了对更小和更具创造性的半导体管芯封装技术的需求。这种封装系统的实例是叠层封装(PoP)技术。在PoP器件中，在底部半导体封装件的顶部上堆叠顶部半导体封装件以提供高水平的集成和组件密度。PoP技术通常使得能够在印刷电路板(PCB)上产生具有增强的功能和小占用面积的半导体器件。

发明内容

根据本发明的一个方面，提供了一种封装件，包括：第一封装件，包括：第一集成电路管芯；密封剂，围绕在所述集成电路管芯周围；和再分布层，位于所述密封剂和所述第一集成电路管芯上方；第二封装件，通过多个功能连接件接合至所述第一封装件，其中，所述功能连接件和所述再分布层将所述第二封装件的第二集成电路管芯电连接至所述第一集成电路管芯；以及多个伪连接件，设置在所述第一封装件和所述第二封装件之间，其中，所述多个伪连接件的每个伪连接件的朝向所述第一封装件的一端与所述第一封装件物理地分离。

根据本发明的另一个方面，提供了一种封装件，包括：第一封装组件，包括：第一半导体管芯，密封在密封剂中；导电通孔，延伸穿过所述密封剂；和再分布层，电连接至所述第一半导体管芯和所述导电通孔；第二封装组件，通过设置在所述第二封装组件的底面上的第一多个连接件物理地接合至所述第一封装组件；第二多个连接件，设置在所述第二封装组件的底面上，其中，所述第二多个连接件与所述第一半导体管芯电隔离；并且，所述第一多个连接件和所述第二多个连接件具有不同的尺寸。

根据本发明的又一个方面，提供了一种方法，包括：用密封剂密封第一集成电路管芯；形成电连接至所述第一集成电路管芯的再分布层(RDL)；使用多个功能连接件将衬底接合至所述再分布层，其中，所述多个功能连接件将第二集成电路管芯电连接至所述第一集成电路管芯，并且，在所述衬底的相对两侧上设置所述第一集成电路管芯和所述第二集成电路管芯；在所述衬底与所述再分布层之间设置多个伪连接件，其中，所述多个功能连接件在所述多个伪连接件之下延伸，并且，在自顶向下的视图中，所述多个功能连接件至少部分地环绕所述多个伪连接件；以及在所述衬底和所述再分布层之间分配底部填充物。

附图说明

当结合附图进行阅读时，从以下详细描述可最佳地理解本发明的各个方面。应该注意，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各种部件的尺寸可以被任意增大或减小。

图1、图2、图3、图4、图5、图6、图7、图8、图9、图10、图11、图12、图13、图14、图15、图16、图17、图18、图19、图20、图21A和图21B示出根据一些实施例的在用于形成第一封装件结构和用于将其他封装结构附接至第一封装件的工艺期间的中间步骤的截面图。

图22、图23A、图23B、图23C、图23D、图24A、图24B、图24C、图24D、图24E、图24F、图24G、图24H、图24I和图25示出根据一些实施例的连接件配置的自顶向下的视图。

图26示出根据一些实施例的用于分配底部填充物的工艺期间的中间步骤的截面图。