[发明专利]半导体元件以及其制作方法

说明书

本发明公开一种半导体元件以及其制作方法。该半导体元件的制作方法，包含在一基底上形成第一掩模图案，其沿着第二方向延伸并沿着第一方向间隔排列，且裸露出部分的第一绝缘层、移除第一绝缘层裸露的部分，以于第一绝缘层内形成多个凹槽、对该些凹槽表面进行一表面处理制作工艺、在该多个凹槽中填满第二绝缘层，且裸露出部分的该第一绝缘层、移除第一绝缘层裸露的部分，以于基底上形成一网目型隔离结构、以及在网目型隔离结构的开口中形成存储电极接触插塞。

技术领域

本发明涉及一种半导体元件的制作方法，特别是涉及一种制作动态随机存取存储器的方法。

背景技术

随着各种电子产品朝小型化发展的趋势，动态随机存取存储器(Dynamic RandomAccess Memory,DRAM)单元的设计也必须符合高集成度及高密度的要求。对于一具备埋入式栅极结构的DRAM单元而言，由于其可以在相同的半导体基底内获得更长的载流子通道长度，以减少电容结构的漏电情形产生，因此在目前主流发展趋势下，其已逐渐取代仅具备平面栅极结构的DRAM单元。

一般来说，具备埋入式栅极结构的DRAM单元会包含一晶体管元件与一电荷存储装置，以接收来自于位线(bit line)及字符线(word line)的电压信号。DRAM中的电容通过其下电极来与电容连接垫电连接，在进一步经由存储电极(storage node)的接触插塞(contact plug)以及接触垫来与晶体管的漏极形成存取通路。位线及字符线则分别埋设在层间介电层与基底中，其中位线通过其位线接触结构来与晶体管的源极形成通路，字符线则作为各存储单元的栅极。

在现今制作动态随机存取存储器中存储节点的接触插塞制作工艺中，隔离结构会先形成在层间介电层中来界定出其接触插塞的开口位置。然而在实际制作工艺中，这些隔离结构很容易在制作工艺中从基座上剥离下来，破坏了原本所要界定的开口图形。故此，现有的隔离结构制作工艺仍存在有许多缺陷，有待进一步改良。

发明内容

为了解决上述隔离结构容易剥离的问题，本发明特此提出了一种新颖的半导体制作工艺，其通过对隔离结构所接触的表面进行表面处理以及改变隔离结构的插栓深度来改进其与周遭结构之间的稳固性，以此解决隔离结构容易剥离的问题。

本发明的其一目的即在于提出一种半导体元件的制作方法，其步骤包含提供一基底，其上界定有存储区域并形成有第一绝缘层，存储区域内的第一绝缘层内具有多条位线结构，其沿着第一方向延伸并沿着与该着第一方向垂直的第二方向间隔排列、在基底上形成第一掩模图案，其沿着第二方向延伸并沿着第一方向间隔排列，且裸露出部分的第一绝缘层、在形成第一掩模图案后，移除第一绝缘层裸露的部分以于其内形成多个凹槽、对该些凹槽表面进行一表面处理制作工艺、在该表面处理制作工艺后，在该多个凹槽中填满与第一绝缘层的材料不同的第二绝缘层，且裸露出部分的第一绝缘层、在填满第二绝缘层后，移除第一绝缘层裸露的部分，以于基底上形成一网目型隔离结构，其间界定出多个开口、以及在该多个开口中分别形成一存储电极接触插塞。

本发明的另一目的即在于提出一种半导体元件的制作方法，其步骤包含提供一基底，其上界定有存储区域并形成有第一绝缘层，该存储区域内的第一绝缘层内具有多条位线结构沿着第一方向延伸并沿着与该第一方向垂直的第二方向间隔排列，该存储区域的基底中还具有多条字符线结构沿着第二方向延伸并沿着第一方向间隔排列，且每一条字符线结构都含有一顶盖层、在基底上形成第一掩模图案，其沿着第二方向延伸并沿着第一方向间隔排列，且裸露出部分的第一绝缘层、在形成第一掩模图案后，以其为蚀刻掩模进行一第一蚀刻制作工艺移除第一绝缘层裸露的部分，以于该第一绝缘层内形成多个凹槽，其中此蚀刻制作工艺会同时移除部分字符线结构的顶盖层，使得所形成的凹槽延伸至该顶盖层中、在该多个凹槽中填满与第一绝缘层的材料不同的第二绝缘层，其延伸至顶盖层中并裸露出部分的第一绝缘层、在填满第二绝缘层后，移除第一绝缘层裸露的部分以于基底上形成一网目型隔离结构，其延伸至顶盖层中且界定出多个开口、以及在该多个开口内分别形成一存储电极接触插塞。