[发明专利]半导体封装结构

说明书

技术领域

本发明涉及封装技术，尤其涉及一种半导体封装结构。

背景技术

为了确保电子产品及通信装置的持续小型化与多功能性，小尺寸、支持多引脚连接、高速操作以及具有多功能性的半导体封装受到期待。这些影响迫使半导体封装制造者开发了扇出(fan-out)半导体封装。但是，多功能芯片封装增长的I/O(Input/output，输入/输出)连接数量会诱发热电问题，例如，散热、串扰、信号传播延迟、RF(Radio Frequency，射频)电路中的电磁干扰等问题。这些热电问题会影响产品的可靠性和质量。

因此，一种创新的半导体封装结构受到期待。

发明内容

有鉴于此，本发明实施例提供了一种半导体封装结构，具有好的可靠性。

本发明实施例提供了一种半导体封装结构，包括：核心基板，由第一材料形成，并且具有相对的装置附着面与焊料凸块附着面；凸块垫，设置在该焊料凸块附着面上；第一焊料屏蔽层，由该第一材料形成，并且覆盖该核心基板的该焊料凸块附着面以及该凸块垫的一部分；以及第二焊料屏蔽层，覆盖该核心基板的该装置附着面，其中该第二焊料屏蔽层由第二材料形成。

其中，该第二材料不同于该第一材料。

其中，该第一材料包括：热固性材料，以及该第二材料包括：光固化材料。

其中，该第一材料包括：聚丙烯树指或者ABF(Ajinomoto build-up film)树脂。

其中，该核心基板以及该第一焊料屏蔽层均包括：分散于其中的玻璃纤维。

其中，该第二材料包括：光可成像焊料屏蔽材料。

其中，进一步包括：第一导电迹线，设置在该装置附着面上并且被该第一焊料屏蔽层覆盖；第二导电迹线，设置在该凸块附着面上并且被该第二焊料屏蔽层覆盖；以及通孔插塞，穿过该核心基板并电性连接该第一导电迹线与该第二导电迹线。

其中，该凸块垫从该第一焊料屏蔽层的第一开口中露出，并且该第一开口相邻于该凸块垫。

其中，进一步包括：装置垫，设置在该核心基板的该装置附着面上，其中该装置垫从该第二焊料屏蔽层的第二开口中露出并且与该第二开口以一距离隔开。

本发明实施例提供了一种半导体封装结构，包括：核心基板，具有第一表面与相对于该第一表面的第二表面；第一焊垫，设置在该核心基板的该第一表面上；焊料屏蔽层，覆盖该核心基板的该第一表面；以及导电插塞结构，具有顶部和底部，其中该顶部位于该核心基板的该第一表面上，其中该底部位于该第一表面与该第二表面之间。

其中，该核心基板包括：沟槽，形成为从该核心基板的该第二表面延伸进该核心基板的一部分中，以及该导电插塞结构的底部暴露于该沟槽的底部。

其中，该导电插塞结构覆盖该核心基板的该第一表面并且延伸进该核心基板内。

其中，该底部充当接近该第二表面的第二焊垫。

其中，该核心基板与该焊料屏蔽层由不同或者相同的材料形成。

其中，形成该核心基板的材料包括：热固性材料，以及形成该焊料屏蔽层的材料包括：光固化材料。

其中，形成该核心基板的材料包括：聚丙烯树指或者ABF(Ajinomoto build-up film)，及/或，该核心基板以及该第一焊料屏蔽层均包括：分散于其中的玻璃纤维。

其中，形成该焊料屏蔽层的材料包括：光可成像焊料屏蔽材料。

本发明实施例提供了一种半导体封装结构，包括：基座，其中该基座包括：核心基板，由第一材料形成，并且具有相对的装置附着面与焊料凸块附着面；第一焊料屏蔽层，由该第一材料形成并且覆盖该核心基板的该焊料凸块附着面；以及凸块垫，设置在该核心基板的该焊料凸块附着面上，其中该凸块垫从该第一焊料屏蔽层的开口中露出；以及焊料凸块结构，接触该第一焊料屏蔽层并且电性连接至该凸块垫。

其中，进一步包括：半导体装置，设置在该核心基板的该装置附着面上并且电性耦接至该基座的装置垫，其中该装置垫设置在该基座的该装置附着面上。

其中，该基座包括：第二焊料屏蔽层，覆盖该基座的该装置附着面，并且设置在该半导体装置与该基座之间。

其中，进一步包括：第一导电迹线，设置在该装置附着面上并且被该第一焊料屏蔽层覆盖；第二导电迹线，设置在该凸块附着面上并且被该第二焊料屏蔽层覆盖；以及通孔插塞，穿过该核心基板，其中该通孔插塞电性连接至该第一导电迹线与该第二导电迹线。

其中，该第二焊料屏蔽层由不同于该第一材料的第二材料形成。