[发明专利]半导体衬底及半导体封装装置，以及用于形成半导体衬底的方法

说明书

半导体衬底包含第一介电层、安置于所述第一介电层中的第一图案化导电层、安置于所述第一介电层上的第二介电层及安置于所述第二介电层中的第一凸块垫。所述第一凸块垫电连接到所述第一图案化导电层，并且所述第一凸块垫具有所述第二介电层围绕的弯曲表面。

技术领域

本案相关于半导体衬底及包含所述半导体衬底的半导体封装装置。

背景技术

在封装集成电路(IC)芯片中，焊料连接是用于将IC芯片结合到封装衬底的一种常用方法。在封装过程中，半导体裸片(或芯片)的铜柱可安装在封装衬底的凸块垫上。当半导体封装的凸块间距较小时，裸片的铜柱可不合需要地接触当裸片结合到半导体衬底时与半导体衬底上的凸块垫相邻的金属线/迹线(例如，导电迹线穿过两个相邻衬垫)。另外，在半导体封装中，凸块垫可安置于金属线上。当半导体封装较小时，凸块垫可偏离金属线上的优选位置。偏离的凸块垫可不合需要地接触与凸块垫相邻的金属线。因此，需要提供一种解决上述问题的凸块垫及/或相关过程。

发明内容

在一些实施例中，根据一个方面，半导体衬底包含第一介电层、第一图案化导电层、第二介电层及第一凸块垫。第一图案化导电层安置于第一介电层中。第二介电层安置于第一介电层上。第一凸块垫安置于第二介电层中。第一凸块垫电连接到第一图案化导电层。第一凸块垫具有第二介电层围绕的弯曲表面。

在一些实施例中，根据另一方面，半导体封装装置包含半导体衬底及裸片。半导体衬底包含第一介电层、安置于所述第一介电层中的图案化导电层、安置于所述第一介电层上的第二介电层及安置于第二介电层中的凸块垫。凸块垫电连接到图案化导电层，并且凸块垫具有第二介电层围绕的弯曲表面。裸片电连接到凸块垫。

在一些实施例中，根据另一方面，形成半导体的方法包括：提供载体；在所述载体的表面上形成第一光敏层；将所述第一光敏层暴露在光中以形成第一图案化光敏层；在所述第一图案化光敏层上形成第二光敏层；将所述第二光敏层暴露在光中以形成第二图案化光敏层；蚀刻所述第一图案化光敏层及所述第二图案化光敏层以形成所述第一图案化光敏层中的第一空穴及所述第二图案化光敏层中的第二空穴，其中所述第二空穴与所述第一空穴对准；及将导电材料安置于所述第一空穴及所述第二空穴中以分别形成凸块垫及导电层。

附图说明

当结合附图阅读时，从以下详细描述最好地理解本发明的各方面。应注意，不同特征可以不按比例绘制。实际上，为了论述清晰起见，可任意增大或减小各种特征的尺寸。

图1是说明半导体衬底的一些实施例的截面图。

图2是说明另一半导体衬底的一些实施例的截面图。

图3是说明另一半导体衬底的一些实施例的截面图。

图4是说明根据一些实施例的半导体衬底的截面图。

图5是说明根据一些实施例的图4中所示的半导体衬底的放大部分的截面图。

图6是说明根据一些实施例的图4中所示的半导体衬底的俯视图的图式。

图7是说明根据一些实施例的半导体封装装置的截面图。

图8是说明根据一些实施例的形成半导体衬底的方法的一些实施例的流程图。

图9、图10、图11、图12、图13、图14、图15、图16、图17、图18、图19、图20、图21及图22分别是说明对应于图8中所示的方法的操作802-828的半导体结构的一些实施例的截面图。

图23是说明根据本发明的一些实施例的在光刻之后的第一图案化光敏层及第二图案化光敏层的截面图。

图24是说明根据本发明的一些实施例的在蚀刻工艺之后的第一图案化光敏层及第二图案化光敏层的截面图。