[发明专利]芯片封装结构

说明书

提供一种芯片封装结构，芯片封装结构包含一芯片结构，一接地凸块，一导电屏蔽膜。第一接地凸块，位于芯片结构下方。导电屏蔽膜设置于芯片结构上方并延伸至第一接地凸块上，导电屏蔽膜电性连接至第一接地凸块。

技术领域

本发明实施例涉及半导体技术，且特别涉及半导体芯片封装结构。

背景技术

半导体集成电路(integrated circuit，IC)工业已经历了快速成长。在集成电路材料和设计上的技术进步产生了数代集成电路，每一代都比前一代具有更小且更复杂的电路。然而，这些进步增加了加工与制造集成电路的复杂性。

在集成电路的发展史中，功能密度(即每一芯片区互连的装置数目)增加，同时几何尺寸(即制造过程中所产生的最小的组件(或线路))缩小。此元件尺寸微缩化的工艺一般来说具有增加生产效率与降低相关费用的益处。

然而，由于部件(feature)尺寸持续缩减，制造工艺持续变的更加难以实施。因此，形成越来越小的尺寸的可靠的半导体装置是个挑战。

发明内容

在一些实施例中，提供芯片封装结构，芯片封装结构包含芯片结构；第一接地凸块位于芯片结构下方；以及导电屏蔽膜设置于芯片结构上方并延伸至第一接地凸块上，其中导电屏蔽膜电性连接至第一接地凸块。

在一些其他实施例中，提供芯片封装结构，芯片封装结构包含重布线结构，重布线结构包含介电结构、重分布线和密封环结构，其中重分布线和密封环结构在介电结构中，密封环结构围绕重分布线，密封环结构包含第一密封环和在第一密封环上方并电性连接至第一密封环的第二密封环，且重布线结构具有第一侧壁、第一表面和与第一表面相对的第二表面；芯片结构在第一表面上方；接地凸块在第二表面上方，其中第一密封环在接地凸块与第二密封环之间，且接地凸块与第一密封环和第二密封环投影重迭；以及导电屏蔽膜覆盖芯片结构和第一侧壁，其中导电屏蔽膜、密封环结构和接地凸块彼此电性连接。

在另外一些实施例中，提供芯片封装结构的形成方法，此方法包含提供芯片结构和重布线结构，其中重布线结构具有侧壁、第一表面和与第一表面相对的第二表面，且芯片结构在第一表面上方；形成接地凸块和导电凸块于第二表面上方；以及形成导电屏蔽膜于芯片结构、重布线结构的侧壁和第二表面和接地凸块上方，其中导电屏蔽膜电性连接至接地凸块。

附图说明

根据以下的详细说明并配合所附图式可以更加理解本发明实施例。应注意的是，根据本产业的标准惯例，图示中的各种部件并未必按照比例绘制。事实上，可能任意的放大或缩小各种部件的尺寸，以做清楚的说明。

图1A-图1O为依据一些实施例的形成芯片封装结构的工艺的各种阶段的剖面示意图。

图1M-1为依据一些实施例的图1M中的重布线结构、导电凸块、接地凸块的底视图。

图1N-1为依据一些实施例的图1N中的托盘(tray)的上视图。

图1O-1为依据一些实施例的图1O的一区域的放大剖面示意图。

图1O-2为依据一些实施例的图1O中的芯片封装结构的底视图。

图2A-图2B为依据一些实施例的形成芯片封装结构的工艺的各种阶段的剖面示意图。

图2B-1为依据一些实施例的图2B中的芯片封装结构的底视图。

图3A-图3B为依据一些实施例的形成芯片封装结构的工艺的各种阶段的剖面示意图。

图3B-1为依据一些实施例的图3B中的芯片封装结构的底视图。

图4为依据一些实施例的形成芯片封装结构的工艺的一阶段的剖面示意图。

图5为依据一些实施例的形成芯片封装结构的工艺的一阶段的剖面示意图。