[发明专利]半导体装置

说明书

本发明的实施方式提供一种能够使焊垫的腐蚀减少而进一步提升半导体芯片与金属线的配置的自由度的半导体装置。实施方式的半导体装置具备衬底、第1半导体芯片、金属线、粘接部、及第2半导体芯片。第1半导体芯片设置在所述衬底上。金属线将所述衬底上的配线与所述第1半导体芯片上的连接电极连接。粘接部具有设置在所述第1半导体芯片的上方的矩形状的第1粘接层、及位于所述第1粘接层的四个角的下部的柱状的第2粘接层，且所述金属线距所述连接电极的最大高度小于所述连接电极与所述第1粘接层的间隔，所述第2粘接层在矩形状的所述第1粘接层中的2对对边中至少1对对边的各自的下部具有开口部。第2半导体芯片设置在所述粘接部上。

[相关申请]

本申请享有以日本专利申请2016-51543号(申请日：2016年3月15日)为基础申请的优先权。本申请通过参照该基础申请而包含基础申请的全部内容。

技术领域

本发明的实施方式涉及一种半导体装置。

背景技术

近年来，在半导体封装体中，广泛利用在半导体芯片使用芯片粘结膜(DAF：DieAttach Film)等粘接剂积层存储器芯片的构造(FOD：Film On Die，芯片覆膜)。然而，如果使用芯片粘结膜使半导体芯片彼此粘接，则存在如下情况，即，在进行模塑加工时，因粘接在衬底上的芯片而在半导体封装体产生凹凸，因该凹凸引起的半导体衬底的翘曲成为问题。进而，在Al(铝)电极垫上连接Au(金)接合线的情况下，有可能因阻焊剂或粘接剂中包含的Cl(氯)离子导致Al腐蚀而Al电极垫与Au接合线形成开路。

另外，也存在利用支柱芯片支撑半导体芯片的构造，但有可能因连接半导体芯片与配线衬底的金属线与支柱芯片接触而导致半导体封装体内的配线短路。因此，金属线的配置受到限制，也就是说，半导体芯片的布局受到限制。

发明内容

本发明的实施方式提供一种能够使焊垫的腐蚀减少而进一步提升半导体芯片与金属线的配置的自由度的半导体装置。

实施方式的半导体装置具备衬底、第1半导体芯片、金属线、粘接部、及第2半导体芯片。第1半导体芯片设置在所述衬底上。金属线将所述衬底上的配线与所述第1半导体芯片上的连接电极连接。粘接部具有设置在所述第1半导体芯片的上方的矩形状的第1粘接层、及位于所述第1粘接层的四个角的下部的柱状的第2粘接层，且所述金属线距所述连接电极的最大高度小于所述连接电极与所述第1粘接层的间隔，所述第2粘接层在矩形状的所述第1粘接层中的2对对边中至少1对对边的各自的下部具有开口部。第2半导体芯片设置在所述粘接部上。

附图说明

图1是示意性地表示一实施方式的半导体装置的前视图。

图2是示意性地表示一实施方式的半导体装置的俯视图。

图3是示意性地表示一实施方式的半导体装置的俯视剖视图。

图4A是示意性地表示一变化例的半导体装置的前视图。

图4B是图4A的半导体装置的A-A剖视图。

图5A是示意性地表示一变化例的半导体装置的前视图。

图5B是图5B的半导体装置的A-A剖视图。

图6A是示意性地表示一变化例的半导体装置的前视图。

图6B是图6B的半导体装置的A-A剖视图。

具体实施方式

以下，参照附图，对本发明的实施方式进行说明。本实施方式并不限定本发明。