[发明专利]半导体封装

说明书

优先权要求及交叉参考

本申请案主张2016年7月20日申请的标题为“具有集成天线或电感器的信息封装件”的第62/364,546号美国临时专利申请案以及2016年10月3日申请的第15/283,604号美国正式申请案的优先权，所述申请案特此以引用的方式并入本文中。

技术领域

本发明实施例是有关于一种集成扇出型(INFO)封装，且特别是有关于一种具有集成天线或电感器的集成扇出型封装。

背景技术

由于多种电子组件(例如，晶体管、二极管、电阻器、电容器等)的集成密度的持续改进，半导体行业已经经历快速增长。主要来说，随着不同世代最小特征尺寸的减小已经带来集成密度的改进，这允许将更多组件集成到给定区域中。随着对于缩小的电子装置的需求增长，对于半导体管芯的更小且更创新的封装技术的需要已经出现。这些封装系统的实例是叠层封装(Package-on-Package，PoP)技术。在PoP装置中，顶部半导体封装堆叠于底部半导体封装的顶部上以提供高水平的集成和组件密度。PoP技术使得具有增强功能性的半导体装置的制作以及印刷电路板(printed circuit board，PCB)上的小占据面积(small footprint)可以实现。

发明内容

本发明实施例提供一种半导体封装，所述半导体封装包含：由模制材料包围的管芯；管芯和模制材料上方的重布线层，所述重布线层电耦合到管芯；以及在模制材料中且电耦合到管芯的第一导电结构，所述第一导电结构是电感器或天线。

附图说明

当结合附图阅读时，从以下详细描述最好地理解本发明的各方面。应注意，根据行业中的标准惯例，各种特征未按比例绘制。实际上，为了论述清楚起见，可任意增加或减小各种特征的尺寸。

图1A到1D说明根据一些实施例的半导体封装的横截面图。

图2A到2M以及2O到2T说明根据一些实施例中，用于形成图1A到1D中说明的半导体封装的过程期间的中间步骤的横截面图。

图2N说明在一些实施例中的天线的透视图。

图3A到3C说明根据一些实施例的另一半导体封装的横截面图。

图4A到4C说明根据一些实施例的另一半导体封装的横截面图。

图5A到5C说明根据一些实施例的又一半导体封装的横截面图。

图6说明根据一些实施例的叠层封装(PoP)结构的横截面图。

图7A说明在一些实施例中的电感器的电阻对比操作频率的实例。

图7B说明在一些实施例中的电感器的电感对比操作频率的实例。

图8说明根据一些实施例的形成半导体封装的方法的流程图。

具体实施方式

以下揭示内容提供用于实施本发明实施例的不同特征的许多不同实施例或实例。下文描述组件及布置的特定实例以简化本发明实施例。当然，这些组件以及布置仅为实例且并不意欲进行限制。举例来说，在以下描述中，第一特征在第二特征上方或第二特征上的形成可包含第一特征和第二特征直接接触地形成的实施例，并且还可包含额外特征可在第一特征与第二特征之间形成使得第一特征和第二特征可不直接接触的实施例。另外，本发明实施例可能在各个实例中重复参考标号和/或字母。此重复是出于简化和清楚的目的且本身并不指示所论述的各种实施例及/或配置之间的关系。

另外，例如“在……下”、“在……下方”、“下部”、“在……上方”、“上部”及类似者的空间相对术语本文中为易于描述而使用，以描述如图中所说明的一个元件或特征与另一元件或特征的关系。除图中所描绘的定向以外，与空间相关的术语意欲包涵在使用中的装置或操作的不同定向。设备可以其它方式定向(旋转90度或处于其它定向)，且本文中所使用的空间相对描述词可相应地进行解释。

本文论述的实施例可在特定上下文中论述，即半导体封装结构，其包含形成于半导体封装的模制材料中的天线和/或电感器。所述天线和电感器可使用相同材料形成，且与延伸穿过模制材料的通孔(vias)同时形成。通过在半导体封装的模制化合物中集成天线和/或电感器，实现较小的形状因数。半导体封装的天线与管芯之间的较短电连接可为天线提供增强的性能，原因是例如较少的传输损耗。