[发明专利]半导体元件及其制作方法

说明书

本发明公开一种制作半导体元件的方法。首先提供一基底，该基底上具有一存储区以及一逻辑区，然后形成一堆叠结构于存储区以及一栅极结构于逻辑区，形成一第一遮盖层于堆叠结构及栅极结构上，进行一氧化处里制作工艺以形成一氧化层于第一遮盖层表面，以及形成一第二遮盖层于氧化层上。之后去除部分逻辑区的部分第二遮盖层、部分氧化层以及部分第一遮盖层以形成一间隙壁于栅极结构侧壁。

技术领域

本发明涉及一种制作半导体元件的方法，尤其是涉及一种于存储区的一遮盖层上利用氧化制作工艺形成氧化层的方法。

背景技术

随着各种电子产品朝小型化发展的趋势，动态随机存取存储(Dynamic RandomAccess Memory,DRAM)单元的设计也必须符合高集成度及高密度的要求。对于一具备凹入式栅极结构的DRAM单元而言，由于其可以在相同的半导体基底内获得更长的载流子通道长度，以减少电容结构的漏电情形产生，因此在目前主流发展趋势下，其已逐渐取代仅具备平面栅极结构的DRAM单元。

一般来说，具备凹入式栅极结构的DRAM单元会包含一晶体管元件与一电荷贮存装置，以接收来自于位线及字符线的电压信号。然而，受限于制作工艺技术之故，现有具备凹入式栅极结构的DRAM单元仍存在有许多缺陷，还待进一步改良并有效提升相关存储元件的效能及可靠度。

发明内容

本发明较佳实施例公开一种制作半导体元件的方法。首先提供一基底，该基底上具有一存储区以及一逻辑区，然后形成一堆叠结构于存储区以及一栅极结构于逻辑区，形成一第一遮盖层于堆叠结构及栅极结构上，进行一氧化处里制作工艺以形成一氧化层于第一遮盖层表面，以及形成一第二遮盖层于氧化层上。之后去除部分逻辑区的部分第二遮盖层、部分氧化层以及部分第一遮盖层以形成一间隙壁于栅极结构侧壁。

本发明又一实施例公开一种半导体元件，其包含：一基底，该基底上具有一存储区以及一逻辑区；一栅极结构设于逻辑区的基底上；以及一第一间隙壁设于栅极结构的侧壁。其中第一间隙壁又包含一第一遮盖层、一氧化层设于第一遮盖层上以及一第二遮盖层设于氧化层上。

附图说明

图1至图5为本发明较佳实施例制作一半导体元件的方法示意图。

主要元件符号说明

12 基底 14 存储区(记忆体区)

16 逻辑区 18 栅极结构

20 浅沟隔离 22 氧化硅层

24 氮化硅层 26 氧化硅层

28 堆叠结构 30 栅极结构

32 非晶硅层 34 钛金属层

36 氮化钛金属层 38 硅化钨层

40 钨金属层 42 氮化硅层

44 氧化硅层 46 第一遮盖层

48 氧化层 50 第二遮盖层

52 图案化光致抗蚀剂 54 第一间隙壁

56 第三遮盖层 58 图案化光致抗蚀剂

60 第二间隙壁