[发明专利]低温键合方法

说明书

本发明涉及一种低温键合方法，是一种用于组装第一元件和第二元件的方法，所述第一元件包括至少一个第一衬底或者至少一个芯片，所述第二元件包括至少一个第二衬底，该方法包括：a)在每个衬底上形成被称为键合层的表面层，这些键合层的至少其中之一是在小于或等于300℃的温度下形成的；b)在组装之前对所述键合层进行被称为脱气退火的第一退火，所述第一退火至少部分在至少等于后续的键合界面强化温度(Tr)但低于450℃的温度下进行；c)通过使所述键合层的暴露表面接触来组装所述衬底；d)组装好的结构在低于450℃的键合界面强化温度(Tr)下退火。

本申请是中国专利申请号201110199454.2、发明名称为“低温键合方法”、申请人为“S.O.I.TEC绝缘体上硅技术公司”的专利申请的分案申请，该专利申请的申请日为2011年7月12日。

技术领域

本发明涉及第一衬底、平板或芯片与第二衬底、平板或芯片在低温下的键合。尽管使用低温键合，本发明试图实现一种具有可能达到的最好质量和可能达到的最高键合能的键合。

背景技术

特别地，本发明能够应用于复合衬底的制造领域或部件的3D集成。更一般而言，当结构由于部件的存在或者由于材料的特性而不能经受高温热处理时，本发明可以用于通过直接(或者“分子”)键合来形成任何结构。

本发明优选地用于无法承受高处理温度的结构，特别是由于待组装的元件之一中的部件或电路或微部件的存在而无法承受高处理温度的结构。

文献“Wafer level 3-D ICs Process technology”C.S.Tan等人的Editors,p.197-217回顾了3D技术。其公开了一种键合方法，该键合方法包括在低温下沉积键合层以及在高于该氧化物的沉积温度的温度下对该氧化物进行脱气退火。

当使用这种技术时，在键合界面处观察到缺陷的存在。这些缺陷可能会转而影响键合能。

因此，出现了寻找通过在低温下键合层来实现两个元件的组装的新颖方法的问题。

发明内容

本发明首先涉及一种用于组装第一元件和第二元件的方法，所述第一元件包括至少一个第一衬底或者至少一个芯片，所述第二元件包括至少一个第二衬底，该方法包括：

a)在每个衬底上形成表面键合层，这些表面键合层的至少其中之一具有小于或等于300℃的温度；

b)在组装之前对所述键合层进行被称为脱气退火的第一退火，所述第一退火至少部分地在至少等于后续的键合界面强化温度(Tr)但低于450℃的温度下进行；

c)通过使所述键合层的暴露表面接触来组装所述衬底；

d)组装好的结构在低于450℃的键合界面强化温度(Tr)下退火。

两个键合层的至少其中之一可以通过沉积来形成，例如通过PECVD或LPCVD型沉积形成。

所述键合层的至少其中之一可以是氧化物型或氮化物型的，例如可以是二氧化硅SiO₂或氮化硅Si₃N₄。

退火步骤b)可包括：

-产生温度斜坡，以便使温度从环境温度逐渐达到至少等于组装后的退火温度的温度；

-和/或在例如介于10分钟或30分钟和2小时或5小时之间的时长内，将温度保持在至少后续的键合界面强化温度(Tr)，但低于450℃。

根据本发明的方法还可以在步骤c)之前或步骤b)之前包括为了组装步骤制备多孔表面层的表面的步骤。

步骤c)的组装例如是分子粘附型的。

所述第一衬底或芯片以及所述第二衬底的至少其中之一可包括一个或多个部件。