[发明专利]具有多栅FinFET的半导体器件及其制造方法及电子设备

说明书

公开了一种半导体器件及其制造方法及包括该半导体器件的电子设备，其中该半导体器件包括第一FinFET和负电容，第一FinFET包括：在衬底上形成的第一鳍；在衬底上第一鳍的第一侧形成的与第一鳍相交的第一栅；和在衬底上第一鳍的与第一侧相对的第二侧形成的与第一鳍相交且与第一栅极相对的第二栅，其中，第一栅和第二栅隔着第一鳍而彼此分开，在第一鳍的顶端形成有第一穿通阻止层，负电容器与第一FinFET的第二栅相连接。

技术领域

本公开涉及半导体技术，更具体地，涉及一种包括多栅鳍式场效应晶体管(FinFET)的半导体器件及其制造方法及包括该半导体器件的电子设备，其中该多栅FinFET的栅极之一与负电容连接。

背景技术

亚阈值摆幅(Sub-threshold Swing，SS)是金属氧化物半导体场效应晶体管(MOSFET)的一项重要性能参数，其大于零，且希望其越小越好。目前，在室温下SS的极限值约为60mV/dec，且难以随着器件尺寸的缩小而降低。期望能够实现更小的SS，以改善器件性能。

发明内容

本公开的目的至少部分地在于提供一种包括多栅鳍式场效应晶体管(FinFET)的半导体器件及其制造方法以及包括该半导体器件的电子设备，其中该多栅FinFET的栅极之一连接有负电容。

根据本公开的一个方面，提供了一种半导体器件，包括第一FinFET和负电容，第一FinFET包括：在衬底上形成的第一鳍；在衬底上第一鳍的第一侧形成的与第一鳍相交的第一栅；和在衬底上第一鳍的与第一侧相对的第二侧形成的与第一鳍相交且与第一栅极相对的第二栅，其中，第一栅和第二栅隔着第一鳍而彼此分开，在第一鳍的顶端形成有第一穿通阻止层，负电容器与第一FinFET的第二栅相连接。

根据本公开的另一方面，提供了一种电子设备，包括上述半导体器件形成的集成电路。

根据本公开的再一方面，提供了一种制造半导体器件的方法，包括：在衬底上形成第一鳍；

在衬底上第一鳍的第一侧和第二侧分别形成与鳍相交且彼此相对的第一栅和第二栅，以形成第一FinFET，其中，第一栅和第二栅隔着第一鳍而彼此分开；进行离子注入，在第一鳍的顶端形成第一穿通阻止层；以及形成与第一FinFET的第二栅连接的负电容器。

根据本公开的实施例，可以相对容易地将FinFET与带负电容的(多栅)FinFET相集成。在多栅FinFET中，可以形成分离的第一栅和第二栅，在第一栅上可以连接有负电容器。通过这种负电容器，可以使得在第二栅处总的电容为负值，从而可以有效降低亚阈值摆幅(SS)。另一方面，第二栅可以不连接负电容器。通过第二栅，可以有效降低关断电流。

附图说明

通过以下参照附图对本公开实施例的描述，本公开的上述以及其他目的、特征和优点将更为清楚，在附图中：

图1是示出了根据本公开实施例的鳍式场效应晶体管(FinFET)的示意电路图；

图2(a)-2(s)是示出了根据本公开实施例的制造半导体器件的流程中部分阶段的截面图；

图3(a)-3(n)是示出了根据本公开另一实施例的制造半导体器件的流程中部分阶段的截面图。

具体实施方式

以下，将参照附图来描述本公开的实施例。但是应该理解，这些描述只是示例性的，而并非要限制本公开的范围。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本公开的概念。