[发明专利]具有多栅FinFET的半导体器件及其制造方法及电子设备有效
申请号: | 201610082149.8 | 申请日: | 2016-02-05 |
公开(公告)号: | CN105742362B | 公开(公告)日: | 2019-03-19 |
发明(设计)人: | 朱慧珑;朱正勇 | 申请(专利权)人: | 中国科学院微电子研究所 |
主分类号: | H01L29/78 | 分类号: | H01L29/78;H01L21/336;H01L29/423 |
代理公司: | 中科专利商标代理有限责任公司 11021 | 代理人: | 倪斌 |
地址: | 100029 *** | 国省代码: | 北京;11 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 具有 finfet 半导体器件 及其 制造 方法 电子设备 | ||
1.一种半导体器件,包括第一FinFET和负电容,
第一FinFET包括:
在衬底上形成的第一鳍;
在衬底上第一鳍的第一侧形成的与第一鳍相交的第一栅;和
在衬底上第一鳍的与第一侧相对的第二侧形成的与第一鳍相交且与第一栅极相对的第二栅,
其中,第一栅和第二栅隔着第一鳍而彼此分开,
在第一鳍的顶端形成有第一穿通阻止层,
负电容器与第一FinFET的第二栅相连接。
2.根据权利要求1所述的半导体器件,其中,还包括第二FinFET,该第二FinFET包括在衬底上形成的第二鳍以及与第二鳍相交的栅。
3.根据权利要求2所述的半导体器件,其中,第一鳍和第二鳍沿实质上平行的方向延伸。
4.根据权利要求2所述的半导体器件,其中,第二鳍的宽度大于第一鳍的宽度。
5.根据权利要求4所述的半导体器件,其中,第一鳍的宽度小于6nm。
6.根据权利要求2所述的半导体器件,其中,第一FinFET的第一栅和第二栅与第二FinFET的栅沿实质上相同的方向延伸。
7.根据权利要求6所述的半导体器件,其中,第一FinFET的第一栅和第二栅与第二FinFET的栅沿其延伸方向彼此实质上对准。
8.根据权利要求2所述的半导体器件,其中,第一FinFET的第一栅和第二栅与第二FinFET的栅具有实质上相同的叠层配置。
9.根据权利要求1所述的半导体器件,还包括:位于第一鳍顶部的电介质层,其中第一FinFET的第一栅和第二栅通过第一鳍及其顶部的电介质层而彼此分开。
10.根据权利要求2所述的半导体器件,其中,第二FinFET的栅横跨第二鳍。
11.根据权利要求1所述的半导体器件,其中,负电容器形成为金属化叠层中的沟槽电容器。
12.根据权利要求1所述的半导体器件,其中,负电容器的电容绝对值小于第一FinFET的第二栅所导致的第二栅电容。
13.根据权利要求12所述的半导体器件,其中,负电容器的电容绝对值是第二栅电容的约1/2。
14.根据权利要求12所述的半导体器件,其中,负电容器与第一FinFET的第二栅电容的串联电容的绝对值近似等于第一FinFET的第一栅所导致的第一栅电容。
15.根据权利要求1所述的半导体器件,其中,负电容器包括第一导电层-负电容材料层-第二导电层的叠层。
16.根据权利要求15所述的半导体器件,其中,第一导电层与第二栅相接触。
17.根据权利要求15所述的半导体器件,其中,第一导电层和第二导电层中至少之一包括TiN。
18.根据权利要求15所述的半导体器件,其中,第一导电层和第二导电层中至少之一包括导电材料的叠层。
19.根据权利要求2所述的半导体器件,其中,
衬底是体半导体衬底,以及
第一FinFET还包括在位于第一鳍下方的衬底部分中形成的第一穿通阻止层,和/或第二FinFET还包括在位于第二鳍下方的衬底部分中形成的第二穿通阻止层。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中国科学院微电子研究所,未经中国科学院微电子研究所许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201610082149.8/1.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类