[发明专利]具有抗单粒子翻转功能的SRAM存储单元及存储器有效
| 申请号： | 201510154890.6 | 申请日： | 2015-04-02 |
| 公开（公告）号： | CN106158010B | 公开（公告）日： | 2019-02-19 |
| 发明（设计）人： | 杨海钢;李天文;蔡刚 | 申请（专利权）人： | 中国科学院电子学研究所 |
| 主分类号： | G11C11/413 | 分类号： | G11C11/413 |
| 代理公司： | 中科专利商标代理有限责任公司 11021 | 代理人： | 曹玲柱 |
| 地址： | 100190 *** | 国省代码： | 北京;11 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 具有 粒子 翻转 功能 sram 存储 单元 存储器 | ||
【权利要求书】：
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中国科学院电子学研究所，未经中国科学院电子学研究所许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201510154890.6/1.html，转载请声明来源钻瓜专利网。
- 上一篇：一种方便观察溜井内部情况的设备
- 下一篇：电子系统和显示设备
- 同类专利
- 半导体存储装置及其I/O电路-201410685195.8
- 石井雄一郎 - 瑞萨电子株式会社
- 2014-11-24 - 2019-10-29 - G11C11/413
- 一种半导体存储装置包括：SRAM存储单元，其由驱动晶体管、传输晶体管以及负载晶体管组成；I/O电路，其连接与所述存储单元连接的位线；以及工作模式控制电路，用于在恢复待机模式与正常工作模式之间切换所述I/O电路的工作模式。其中，所述I/O电路包括：写入驱动器，用于向所述位线写数据；读出放大器，用于从所述位线读数据；第一开关，插在所述位线与所述写入驱动器之间；第二开关，插在所述位线与所述读出放大器之间；预充电电路，用于对所述位线进行预充电；以及控制电路，用于根据来自所述工作模式控制电路的信号控制所述第一开关、所述第二开关以及所述预充电电路。
- 用于老化保护带减少的自适应电压系统-201880015510.2
- M·曹;J·库尔卡尼;C·托库纳加;M·科拉;J·茨陈兹 - 英特尔公司
- 2018-03-02 - 2019-10-25 - G11C11/413
- 提供了一种设备，该设备包括：第一电源节点；第二电源节点；存储器位单元，耦合到第二电源节点；电路，耦合到第一电源节点和第二电源节点，该电路用于在二极管连接模式下操作；以及晶体管，该晶体管并联耦合到电路，其中晶体管能由数字信号控制，使得当晶体管导通时，其用于向存储器位单元施加电压应力和/或电流应力。
- SRAM模块与SRAM模块的写入控制方法-201510075588.1
- 游江成;连南钧 - 円星科技股份有限公司
- 2015-02-12 - 2019-08-09 - G11C11/413
- SRAM模块与SRAM模块的写入控制方法。SRAM模块的写入控制方法应用于具有多个记忆体单元及一位元线的一SRAM模块，包含：在多个记忆体单元的数据保存期间提供一第一电压准位作为该多个记忆体单元的供应电压；将该多个记忆体单元对应储存的该第一电压准位放电至一第二电压准位；以及利用该位元线对该多个记忆体单元执行写入程序；其中该第一电压准位放电至该第二电压准位的放电时间与该多个记忆体单元的数量有关。
- 用于改进SRAM写操作的升压控制的电路和方法-201610496712.6
- G·M·布雷斯艾斯;V·布林维加亚拉哈范;K·S·伦加拉贾;R·纳亚克 - 国际商业机器公司
- 2016-06-29 - 2019-08-02 - G11C11/413
- 本公开涉及用于改进SRAM写操作的升压控制。本发明提供了用于为静态随机存取存储器(SRAM)阵列提供写辅助升压的方案。一种电路包含静态随机存取存储器(SRAM)阵列的写驱动器。该电路还包含基于应用于阵列的字线的稳定性辅助设置动态地改变写辅助升压电压的升压电路。
- FPGA片内SRAM的时序处理方法、片内SRAM及FPGA-201610523162.2
- 夏钊;霍杰 - 深圳市紫光同创电子有限公司
- 2016-07-05 - 2019-07-16 - G11C11/413
- 本发明提供一种FPGA片内SRAM的时序处理方法、片内SRAM及FPGA。所述方法包括：地址译码器对输入的地址信号进行逻辑译码，选中所述地址信号指向的存储器阵列中的存储单元，以使被选中的存储单元经读写控制电路与输入寄存器、输出寄存器接通；读写控制电路确定对所述被选中的存储单元执行读操作或写操作；当对所述被选中的存储单元执行读操作时，输出寄存器在时钟信号的下降沿将数据读出。本发明能够消除FPGA片内SRAM采用传统流水线型SRAM执行读操作时输出存在的一个时钟周期的初始延迟，同时不影响原有的时序性能。
- 抗单粒子翻转的加固SRAM电路-201510357822.X
- 杨海钢;李天文;蔡刚 - 中国科学院电子学研究所
- 2015-06-25 - 2019-07-05 - G11C11/413
- 本发明提供了抗单粒子翻转的加固SRAM电路。该加固SRAM电路包括：读写模块、隔离模块、上拉模块和下拉模块。读写模块，用于在字线信号WL为高电平时，对第三节点n3和第四节点n4的数据读出/写入。隔离模块包括：第一隔离单元和第二隔离单元。上拉模块包括：第一上拉单元和第二上拉单元。下拉模块包括：第一下拉单元和第二下拉单元。本发明通过上述四个模块的协同工作，在保证抗单粒子翻转能力的同时保持较快的读写速度，较短的翻转恢复时间以及较低的功耗。
- 具有带单元的存储器阵列-201610089093.9
- 廖忠志 - 台湾积体电路制造股份有限公司
- 2016-02-17 - 2019-07-05 - G11C11/413
- 本发明的实施例提供一种存储器阵列，包括以列和行布置的多个存储器单元。存储器阵列还包括以行布置的多个第一类型带单元，其中每个第一类型带单元都包括第一类型阱带结构。存储器阵列还包括以行布置的多个第二类型带单元。每个第二类型带单元都包括第二类型阱带结构。每一列存储器单元都被多个第一类型带单元的至少一个第一类型带单元或多个第二类型带单元的至少一个第二类型带单元界定。
- 自动触发的负电压位线写辅助SRAM电路及方法-201510375546.X
- 王林 - 展讯通信（上海）有限公司
- 2015-06-30 - 2019-06-25 - G11C11/413
- 自动触发的负电压位线写辅助SRAM电路，具体涉及静态随机存储器，包括N个SRAM存储单元，每一SRAM存储单元连接第一位线和第二位线；第一位线沿存储单元的排列方向设于存储单元的同一边，第二位线于第一位线相对的另一边设置；第一晶体管于第一写使能信号线的信号作用下导通或关断第一位线与地电压；第二晶体管于第二写使能信号线的信号作用下导通或关断第二位线与地电压；第一写使能信号线与第一位线相隔设定距离平行设置以产生第一寄生电容，第一设定条件下在第一位线上耦合产生负电压；第二写使能信号线与第二位线相隔设定距离平行设置以产生第二寄生电容，第二设定条件下在第二位线上耦合产生负电压。本发明能够实现写辅助，电路简单并节省电路面积。
- 高电源电压下抑制位线负电压的电路及方法-201510466293.7
- 王林 - 展讯通信（上海）有限公司
- 2015-07-31 - 2019-06-25 - G11C11/413
- 本发明涉及电子技术领域，具体涉及高电源电压下抑制位线负电压的电路，包括，N个SRAM存储单元，每一SRAM存储单元连接一第一位线和一第二位线及一相应的字线，于其中一字线被选中时，对相应的SRAM存储单元进行写操作；检测单元，用以检测每个SRAM存储单元的电源电压，并依据电源电压的变化产生调整信号；控制单元，连接检测单元，用以受调整信号的调整以在电源电压超过一阈值时，使第一位线或者第二位线上耦合得到的负电压接地。本发明通过调整使得电源电压升高时，第一位线或者第二位线上耦合得到的负电压接地，以避免位线通路上MOS晶体管的栅氧化层的损伤，实现高电压时位线负电压的抑制，电路简单并且节省电路面积。
- 时钟信号生成电路和方法、以及存储器-201510307020.8
- 布明恩;杨秀丽;万和舟;黄慕真;蔡杰 - 台湾积体电路制造股份有限公司
- 2015-06-05 - 2019-06-21 - G11C11/413
- 本发明公开了一种时钟信号生成电路和方法、以及存储器，其中，该电路包括：信号输入端，用于接收输入的外部时钟信号；信号生成器，连接至所述信号输入端，用于基于输入的外部时钟信号生成内部时钟信号，其中，信号生成器中包含RC器件，RC器件用于对输入的信号进行延迟后输出。本发明借助RC器件的延迟功能，使得输出的内部时钟信号中脉冲信号间的时间间隔不仅仅取决于逻辑门，而且会受到RC器件的影响，使得时间间隔更加可控、容易跟踪。
- 一种存储器读取方法及读取系统-201510415294.9
- 龙爽;陈岚;陈巍巍 - 中国科学院微电子研究所
- 2015-07-15 - 2019-06-21 - G11C11/413
- 本发明公开了一种存储器的数据读取方法及数据读取系统，该数据读取方法包括：在进行数据读取的第一时间段为待读取存储单元的字线提供预读取电压；在进行数据读取的第二时间段为所述待读取存储单元的字线提供读取电压；其中，所述第一时间段先于所述第二时间段；所述预读取电压大于NMOS的阈值电压，且小于读取电压；所述读取电压为使得所述NMOS工作在线性区的电压。所述读取方法避免了误写入操作。
- 半导体器件-201610806584.0
- 山木贵志 - 瑞萨电子株式会社
- 2012-07-18 - 2019-06-14 - G11C11/413
- 在一种半导体器件中，具有由控制信号激活和截止的低能耗模式的各存储模块属于存储块。控制信号的传输路径被设置为以使所述控制信号通过模块内部路径并行输入各存储块中，并且使所述控制信号通过模块内部路径从所述存储块的特定存储模块中输出至下级模块外部路径，所选择的存储块中的特定存储模块的存储容量比属于同一存储块的存储模块的存储容量大。
- 具有电源状态传感器的存储器电路-201310654610.9
- 崔璟;章沙雁;赵云午 - 恩智浦美国有限公司
- 2013-12-06 - 2019-05-31 - G11C11/413
- 用于数据处理器的电源控制电路用相应于存储器性能等级的供电电压供应存储器阵列。所述性能等级包括完全性能等级进而省电性能等级。电压传感电路传感所述存储器阵列的电压等级并且输出电源状态信号。所述电源状态信号用于确定当所述存储器阵列是苏醒时，能够被访问。
- 含双电力线的静态随机存取存储器件及其位线预充电方法-201410414936.9
- 崔钟祥 - 三星电子株式会社
- 2014-08-21 - 2019-05-28 - G11C11/413
- 提供一种包含双电力线的静态随机存取存储器(SRAM)器件及其位线预充电方法。存储单元被供应有第一驱动电压。位线对连接到存储单元。感应放大器连接到位线对。感应放大器被供应有低于第一驱动电压的第二驱动电压。控制逻辑从第一驱动电压和第二驱动电压选择预充电电压，将位线对预充电到预充电电压并且将预充电电压调整到目标电压。
- 负电压位线写辅助SRAM电路及方法-201510374001.7
- 王林 - 展讯通信（上海）有限公司
- 2015-06-30 - 2019-05-28 - G11C11/413
- 本发明涉及电子技术领域，具体涉及一种静态随机存储器。负电压位线写辅助SRAM电路，包括，N个SRAM存储单元，每一SRAM存储单元连接一第一位线和一第二位线；第一晶体管，于第一写使能信号的作用下导通或关断第一位线与地电压；第二晶体管，于第二写使能信号的作用下导通或关断第二位线与地电压；比较单元，于使能信号的作用下比较第一位线和第二位线的电压差，并输出第一信号和第二信号；第一信号与第一位线之间连接一第一耦合电容，第二信号与第二位线之间连接一第二耦合电容，第一信号在第一位线上耦合产生负电压或第二信号在第二位线上耦合产生负电压。本发明无需为位线负电压电路单独设计控制电路，电路简单并且节省电路面积。
- 具有虚拟体化架构的SRAM及包括其的系统和方法-201811363171.5
- 拉瓦·库马尔·普拉鲁;帕温德·库马尔·拉纳;阿卡什·库马尔·古普塔;盖亚特里·奈尔 - 三星电子株式会社
- 2018-11-15 - 2019-05-21 - G11C11/413
- 一种使用虚拟体化架构的静态随机存取存储器(SRAM)系统包括：处理器，通信地耦合到SRAM；以及多个电路，设置在SRAM中并在处理器的控制下操作。电路包括划分电路、设置在划分电路中的选择电路以及本地输入/输出电路。划分电路将存储体划分为第一位单元阵列和第二位单元阵列，其中第一位单元阵列和/或第二位单元阵列包括至少一条位线。选择电路连接在第一位单元阵列和第二位单元阵列之间，并且选择电路根据预定义选择逻辑选择第一位单元阵列和第二位单元阵列之一。本地输入/输出电路连接到选择电路，并根据本地输入/输出电路的一个或多个预定义操作产生输出。
- 用于降低功耗的方法和装置及静态随机存取存储器设备-201811363172.X
- 帕温德·库马尔·拉纳;拉瓦·库马尔·普拉鲁;舒瓦德普;安科尔·古普塔 - 三星电子株式会社
- 2018-11-15 - 2019-05-21 - G11C11/413
- 本文的实施例提供了一种用于降低静态随机存取存储器(SRAM)设备中的功耗的方法。该方法包括由跟踪电路确定至少一个SRAM位单元是否从至少一条BL释放超过读出放大器执行读取操作所需的预定义电压电平。此外，该方法包括当至少一个SRAM位单元从至少一条BL释放超过预定义电压电平的电力时，由WL驱动器通过以下来减少从至少一条BL释放的电力：使用SAE信号控制WL驱动器的WL电压电源开关，以及调整至少一条WL的脉冲宽度以使用NMOS电路下拉至少一条WL。
- 一种亚阈值SRAM存储单元-201410093326.3
- 黑勇;蔡江铮;陈黎明 - 中国科学院微电子研究所
- 2014-03-13 - 2019-04-23 - G11C11/413
- 本发明提供了一种亚阈值SRAM存储单元，包括：基本电路、单元数据读出电路、预放管电路以及改进的斯密特反相器；其中，基本电路的输出端(QB)连接单元数据读出电路的输入端，单元数据读出电路的输出端与预放管电路的输出相连，连接改进的斯密特反相器的输入端；其中，所述预放管电路包括第三NMOS管(MN3)，其源端接地，栅端接预放控制信号PREDIS，漏端接读出位线RBL。本发明提供的SRAM单元采用预放的读模式来降低功耗；由于NMOS传输高电平的阈值损失，其动态功耗减小显著，同时静态功耗也有一定程度的降低；同时，这使得读出数据的摆幅不用到达全摆幅也可被识别，显著提高了SRAM性能。
- 静态随机存储器和时序控制电路-201510179465.2
- 史增博;方伟;潘劲东 - 中芯国际集成电路制造（上海）有限公司
- 2015-04-15 - 2019-04-12 - G11C11/413
- 本申请公开了一种静态随机存储器和时序控制电路，时序控制电路用于对静态随机存储器中的灵敏放大器进行时序控制。其中，时序控制电路包括：信号输入端，用于接收时钟控制信号；存储模拟单元，与信号输入端相连接，用于在时钟控制信号的控制下模拟静态随机存储器中存储单元的工艺变化，并根据工艺变化输出使能信号；以及信号输出端，与存储模拟单元和灵敏放大器分别相连接，用于将使能信号输出至灵敏放大器。通过本申请，解决了由于复制单元占用整个SRAM面积的比例增加导致难以减少SRAM芯片的面积的问题，达到了减少时序控制电路占用SRAM面积的效果。
- 具有嵌入式ROM的SRAM-201410601758.0
- 建安·杨;布拉德·J·加尔尼;马克·W·杰顿 - 恩智浦美国有限公司
- 2014-10-31 - 2019-03-29 - G11C11/413
- 具有嵌入式ROM的SRAM。集成电路包括第一和第二存储单元，其包括分别具有耦合于相应第一和第二阱偏置电压的体结的第一上拉晶体管。第一和第二上拉晶体管的漏极分别耦合于第一真实位线和第一互补位线。第二存储单元包括第一和第二上拉晶体管，每个第一和第二上拉晶体管具有分别耦合于第二和第一阱偏置电压的体结。所述第一和第二上拉晶体管的漏极分别耦合于第二真实位线和第二互补位线。在只读存储器(ROM)模式期间，所述第一阱偏置电压低于所述第二阱偏置电压，并且在静态随机存取存储器(SRAM)模式期间，所述第一阱偏置电压等于所述第二阱偏置电压。
- SRAM存储器和形成SRAM存储器的方法-201410734696.0
- 张弓;李煜 - 中芯国际集成电路制造(上海)有限公司
- 2014-12-04 - 2019-03-29 - G11C11/413
- 一种SRAM存储器的版图及存储器的形成方法，所述SRAM存储器的版图包括：第一版图，所述第一版图包括N1个第一鳍部图形，N2个第二鳍部图形，且N2>N1，所述第一版图分为第一区域和第二区域；第二版图，包括第一栅极图形和第二栅极图形；第三版图，包括若干覆盖图形，所述覆盖图形与待形成SRAM存储器结构对应，当上拉晶体管的鳍部数量为n1、下拉晶体管的鳍部数量为n2，传输晶体管的鳍部数量为n3时，所述覆盖图形适于覆盖第一区域N1个第一鳍部图形、第一区域的N2‑n3个第二鳍部图形、第二区域的N2‑n2个第二鳍部图形、第二区域的N1‑n1个第一鳍部图形。上述方法可以降低SRAM存储器的成本。
- 静态随机存储单元-201510373294.7
- 张弓 - 中芯国际集成电路制造（上海）有限公司;中芯国际集成电路制造（北京）有限公司
- 2015-06-30 - 2019-03-26 - G11C11/413
- 本发明公开了一种静态随机存储单元，包括第一反相器、第二反相器、写传输晶体管、读传输晶体管和控制晶体管。其中，第一反相器输入端与第二反相器输出端电连接。写传输晶体管的第一电流传导电极与WBL电连接，第二电流传导电极与第二反相器输入端电连接。读传输晶体管的第一电流传导电极与RBL电连接，第二电流传导电极与第二反相器输出端电连接。控制晶体管的第一电流传导电极与第一反相器输出端电连接，第二电流传导电极与第二反相器输入端电连接。其中控制晶体管在写操作时处于截止状态，断开第一反相器输出端和第二反相器输入端之间的电连接。从而可在写操作时，有效避免电流通过写传输晶体管流向接地点的情况发生，有效提高写容限。
- 电子设备-201821094917.2
- K·J·多里;A·帕沙克;S·库马尔 - 意法半导体国际有限公司
- 2018-07-11 - 2019-03-19 - G11C11/413
- 本公开涉及电子设备，并且涉及包括复制晶体管的SRAM读复用器。第一晶体管具有耦合至第二位线的第一导电端子、耦合至位线节点的第二导电端子以及通过第二控制信号偏置的控制端子。第二晶体管具有耦合至第二互补位线的第一导电端子、耦合至互补位线节点的第二导电端子和通过第二控制信号偏置的控制端子。第一复制晶体管具有耦合至第二位线的第一导电端子、耦合至互补位线节点的第二导电端子和偏置的控制端子，使得第一复制晶体管截止。第二复制晶体管具有耦合至第二互补位线的第一导电端子、耦合至位线节点的第二导电端子和被偏置的控制端子，使得第二复制晶体管截止。
- 一种嵌入式存储器EMB配置链结构和配置方法-201410601612.6
- 李大伟;刘明 - 京微雅格（北京）科技有限公司
- 2014-10-30 - 2019-03-15 - G11C11/413
- 本发明涉及一种嵌入式EMB配置链结构和配置方法，所述配置链包括:级联连接的至少两个EMB；每个所述EMB包括：配置控制器和静态随机存储器SRAM；根据所述每个EMB的所述配置控制器的控制，将所述EMB配置链的配置数据输入端口的输入数据写入相应的SRAM；并根据当前EMB的所述配置控制器的控制将当前EMB的所述SRAM中存储的数据输出给级联的下一个EMB，或者通过所述EMB配置链的配置数据输出端口输出。
- 具有动态上拉削弱写入辅助电路的存储器元件-201780020754.5
- R·库马尔;W·Y·科伊 - 阿尔特拉公司
- 2017-03-07 - 2019-03-01 - G11C11/413
- 提供了具有存储器单元阵列的集成电路。每个存储器单元可以包括至少一对交叉耦合的反相器、写存取晶体管和可选地单独的读端口。每个存储器单元中的交叉耦合反相器可以具有正电源端子。沿着阵列中的给定列的每个存储器单元的正电源端子可以耦合到相应的上拉晶体管。上拉晶体管可以从上拉削弱控制电路接收控制信号。控制信号可以在写入操作期间暂时升高，否则可以被驱动回到地面，以帮助优化读取性能。上拉削弱控制电路可以使用N沟道晶体管或电阻器的链来实现。
- 基于错误信息的存储器设备保持模式-201310480380.9
- 郭子瑜;孔祥明;章沙雁 - 恩智浦美国有限公司
- 2013-10-15 - 2019-02-22 - G11C11/413
- 本发明涉及基于错误信息的存储器设备保持模式。用于存储器设备的控制器，具有用于控制提供给在操作模式下和在保持模式下的存储器元件的功率的功率控制部。监视部接收并监视错误信息且存储部存储保持参数。在操作模式下，功率控制部使得操作电压被施加于存储器元件，并且在保持模式下，功率控制部使得时变电压被施加于存储器。功率控制部还基于保持参数而使得跨存储器元件的电压在第一保持电压与第二保持电压之间改变。
- 具有抗单粒子翻转功能的SRAM存储单元及存储器-201510154890.6
- 杨海钢;李天文;蔡刚 - 中国科学院电子学研究所
- 2015-04-02 - 2019-02-19 - G11C11/413
- 本发明提供了一种具有抗单粒子翻转功能的SRAM存储单元。该SRAM存储单元包括：存储单元本体和加固电路。其中，存储单元本体包括：第一反相器，其具有第二存储节点；第二反相器，其具有第一存储节点。加固电路包括：偏置电压控制单元；第一延时单元，连接于第一反相器和第一存储节点之间；第二延时单元，连接于第二反相器和第二存储节点之间；其中，所述偏置电压控制单元为第一延时单元和第二延时电压提供偏置电压，令两者的延时大于单粒子瞬态的脉冲宽度。本发明中，延时单元延时越大，修改加固存储单元所需的电平扰动时间越大，越不容易因单粒子效应引起存储数据错误，实现高抗单粒子翻转能力。
- 半导体集成电路器件-201380078485.X
- 新居浩二 - 瑞萨电子株式会社
- 2013-08-06 - 2019-02-15 - G11C11/413
- 在处理图像信息等的芯片中，混载数字信号处理电路等的逻辑电路，并且混载多端口的SRAM。此时，例如若有三个端口，则将一个端口作为差动写入&读取端口，将两个端口作为单端读取专用端口。但是，在该结构中，虽然嵌入式SRAM的占有面积变小，但明确存在如下的问题：写入&读取端口限于一个，此外，单端读取无法期待差动读取这般的高速读取特性。本申请的概要是，在嵌入式SRAM的存储单元构造中，具有三个差动写入&读取端口，在单元中央配置例如N阱区域，在其两侧配置P阱区域。
- 一种静态随机存储器的读取方法及系统-201610696213.1
- 陈岚 - 佛山中科芯蔚科技有限公司
- 2016-08-18 - 2019-02-05 - G11C11/413
- 本发明公开了一种静态随机存储器的读取方法，包括：获取地址信号，对地址信号进行译码生成待读取存储单元位置信息；基于待读取存储单元位置信息生成电源使能信号；基于电源使能信号控制读取待读取存储单元。本发明能够降低静态随机存储器在读取过程中的功耗。本发明还公开了一种静态随机存储器的读取系统。
- 静态随机存储器-201510090162.3
- 方伟;丁艳;陈双文;张静;潘劲东 - 中芯国际集成电路制造（上海）有限公司
- 2015-02-27 - 2019-01-29 - G11C11/413
- 本发明公开了一种静态随机存储器。其中，该静态随机存储器包括：存储单元阵列；检测修复电路，与存储单元阵列连接，被设置为对存储单元阵列进行检测，并在检测出存储单元阵列出错时，修复存储单元阵列。本发明解决了由于现有技术中的修复电路位于静态随机存储器的外部所导致的数据处理效率较低的技术问题。
- 专利分类
