[发明专利]晶片封装体及其制造方法

说明书

技术领域

本发明是关于一种封装体及其制造方法，且特别是有关于一种晶片封装体及其制造方法。

背景技术

电子产品在功能应用上的需求不断提高，对应地带动半导体晶片封装产业的蓬勃发展。随着目前电子产品讲求轻薄短小又兼具高功能的要求下，半导体晶片封装技术不断发展演进，以符合电子产品的需要。其中，晶圆级晶片封装是半导体晶片封装方式的一种，是指晶圆上所有晶片生产完成后，直接对整片晶圆上所有晶片进行封装制程及测试，完成之后才切割制成单颗晶片封装体的晶片封装方式。

如前所述，在半导体晶片尺寸微缩化、效能多样化的情形之下，晶片封装体在结构设计以及其制造方法上亦渐趋复杂。因此，不仅在晶片封装体制造过程中所涉及各项制程难度提高，导致制造成本增加之外，亦带来了制造良率降低的风险。此外，单一晶片封装体在结构设计上亦需要考量与其他晶片封装体或电路板等电子元件相互结合的便利性，方能进一步实现效能多样化的应用需求。

据此，一种能够有效降低生产成本、具有良好可靠度且易于与其他电子元件相互结合的晶片封装体及其制造方法，是当今晶片封装工艺重要的研发方向之一。

发明内容

本发明提供一种晶片封装体及其制造方法，具有双面的重布局线路层，将半导体晶片上表面的导电垫电性连接至下表面的焊球或焊线。因此，半导体晶片中导电垫的电性连接路径以上下两面重布局线路层对接完成。据此，可在半导体晶片厚度更高的情况下制作，而无须将半导体晶片薄化或是使用承载基板，可进一步降低生产成本。且厚度更高的半导体晶片具有良好的机械强度，可有效提升晶片封装体的制造良率，降低制程难度。此外半导体晶片的上表面可以是平坦平面，更能增加其在应用的功能多样性或是其与其他晶片封装体的堆叠上的简便性。

本发明的一态样提出一种晶片封装体，包含半导体晶片、第一凹部、第一重布局线路层、第二凹部、第二重布局线路层以及封装层；半导体晶片具有电子元件以及导电垫，导电垫与电子元件电性连接且配置于半导体晶片的上表面；第一凹部自上表面朝半导体晶片的下表面延伸；第一重布局线路层自上表面朝下表面延伸，其中第一重布局线路层与导电垫电性连接且部分第一重布局线路层配置于第一凹部内；第二凹部自下表面朝上表面延伸且与第一凹部通过连通部连通；第二重布局线路层自下表面朝上表面延伸，部分第二重布局线路层配置于第二凹部内且第二重布局线路层通过连通部与第一重布局线路层电性连接；封装层配置于下表面。

在本发明的一实施方式中，晶片封装体进一步包含第一绝缘层，第一绝缘层配置于第一凹部内，部分第一重布局线路层配置于第一绝缘层上。

在本发明的一实施方式中，上述第一绝缘层具有开口，第二重布局线路层通过开口与第一重布局线路层电性连接。

在本发明的一实施方式中，晶片封装体进一步第一钝化层，第一钝化层填满第一凹部且覆盖上表面以及第一重布局线路层。

在本发明的一实施方式中，上述第一钝化层的表面实质上平坦。

在本发明的一实施方式中，晶片封装体进一步包含第二钝化层，第二钝化层配置于第二凹部内且覆盖下表面，且第二钝化层夹设于半导体晶片与第二重布局线路层之间。

在本发明的一实施方式中，上述封装层填满第二凹部。

在本发明的一实施方式中，晶片封装体进一步包含第二钝化层，第二钝化层填满第二凹部且覆盖下表面以及第二重布局线路层。

在本发明的一实施方式中，晶片封装体进一步包含第二绝缘层，第二绝缘层配置于第二凹部内，第二绝缘层具有开口，第二重布局线路层通过开口与第一重布局线路层电性连接。

在本发明的一实施方式中，上述封装层自下表面朝上表面延伸，部分封装层配置于第二凹部内。

在本发明的一实施方式中，晶片封装体进一步包含焊球，焊球配置于封装层下，且通过封装层的开口与第二重布局线路层电性连接。

在本发明的一实施方式中，上表面至下表面的距离实质上是300～600μm。