[发明专利]半导体装置、半导体装置制造方法和半导体单元

说明书

本发明提供了半导体装置、半导体装置制造方法和半导体单元。所述半导体装置包括：半导体基板，所述半导体基板具有彼此面对的第一表面和第二表面，并且具有元件区和隔离区，所述元件区包括所述第一表面中的晶体管，并且所述隔离区包括围绕所述元件区的元件隔离层；以及接触插塞，所述接触插塞在所述半导体基板的所述隔离区中从所述第一表面延伸至所述第二表面。本发明在确保设计的灵活性的同时，能够实现更高的集成度。

技术领域

本发明涉及半导体装置、该半导体装置的制造方法、以及包括该半导体装置的半导体单元。该半导体装置具有如下的构造：在该构造中，绝缘体层和半导体层被层叠于半导体基板上。

背景技术

在包括互补金属氧化物半导体(CMOS：complementary metal oxidesemiconductor)晶体管的半导体集成电路中，已经对更高集成度和更高操作速度进行了研究。近来，在低功耗方面，已经研究了从易失性存储器到非易失性存储器的转变，并且，已经开发出了例如磁阻式随机存取存储器(MRAM：magnetoresistive random access memory)(例如，参见日本未经审查的专利申请公开第2010-171166号)。

顺便提及地，与晶体管的源极及漏极区连接的接触电极通常被设置于基板的形成有该晶体管的主表面上；然而，近来，已经尝试着将接触电极设置于基板的背面上。例如，日本未经审查的专利申请公开第2010-171166号公开了如下内容：在主元件的扩散层和硅化物层被形成于硅(Si)基板的前表面上的同时，接触电极被设置成从该基板的背面贯穿该基板。从该背面形成的接触电极贯穿基板和扩散层而与硅化物层连接。利用这样的构造，增强了布线路径等中的灵活性，从而引起设计上的优势。

在日本未经审查的专利申请公开第2010-171166号中，接触电极是从基板的背面形成的；因此，当试图实现更高的集成度时，就存在对如下的问题的担忧：因加工中的偏差或者对准精度而造成的接触电极与被形成于基板上的晶体管的栅极电极之间的短路。此外，日本未经审查的专利申请公开第2010-171166号中的技术适用于具有SOI(Silicon onInsulator：绝缘体上硅)结构的半导体晶体管，但是不能应用于具有现有的块体结构的半导体晶体管。

发明内容

所期望的的是，提供一种在设计上的灵活性良好且具有适合于更高集成度的构造的半导体装置以及该半导体装置的制造方法。此外，还期望提供包括这样的半导体装置的半导体单元。

根据本发明的实施例，提供了一种半导体装置，其包括：半导体基板，所述半导体基板具有彼此面对的第一表面和第二表面，并且具有元件区和隔离区，所述元件区包括设于所述第一表面中的晶体管，并且所述隔离区包括围绕所述元件区的元件隔离层；以及接触插塞，所述接触插塞在所述半导体基板的所述隔离区中从所述第一表面延伸至所述第二表面。

根据本发明的实施例，提供了一种半导体装置，其包括：元件形成层，在所述元件形成层中形成有晶体管，所述晶体管包括沿第一方向延伸的鳍片以及沿第二方向延伸的栅极配线、源极配线和漏极配线，所述栅极配线、所述源极配线和所述漏极配线覆盖所述鳍片的除了背面以外的表面；埋入式氧化物膜，所述埋入式氧化物膜覆盖所述晶体管；绝缘层，所述绝缘层覆盖所述埋入式氧化物膜；以及接触插塞，所述接触插塞贯穿所述元件形成层的除了形成有所述晶体管的区域以外的区域。

根据本发明的实施例，提供了一种半导体装置，其包括：半导体基板，所述半导体基板具有彼此面对的第一表面和第二表面，且具有第一区域、第二区域和第三区域，所述第一区域包括设于所述第一表面中的晶体管，所述第二区域包括设于所述第一表面中的围绕所述第一区域的元件隔离层，并且所述第三区域与所述第一区域被所述第二区域隔开，其中第一导电性半导体部被设置于所述第一区域中，第二导电性半导体部被设置于所述第三区域中，并且绝缘层被设置于所述第二区域中，所述绝缘层在所述第二表面中被夹在所述第一导电性半导体部与所述第二导电性半导体部之间。