[发明专利]半导体装置及其制作方法

说明书

本发明公开一种半导体装置及其制作方法。半导体装置包括鳍状结构、外延结构以及栅极结构，其中鳍状结构设置于基板上，外延结构仅设置于鳍状结构的顶面上而且完全覆盖住鳍状结构的顶面，其中外延结构具有圆弧顶面。栅极结构覆盖住部分鳍状结构以及部分外延结构。

技术领域

本发明涉及半导体装置的领域，特别是涉及一种具有鳍状结构的非平面半导体装置及其制作方法。

背景技术

随着场效晶体管(field effect transistors,FETs)元件尺寸持续地缩小，现有平面式(planar)场效晶体管元件的发展已面临制作工艺上的极限。为了克服制作工艺限制，以非平面(non-planar)场效晶体管元件，例如多栅极场效晶体管(multi-gate MOSFET)元件及鳍式场效晶体管(fin field effect transistor,FinFET)元件取代平面晶体管元件已成为目前的主流发展趋趋势。由于非平面晶体管元件的立体结构可增加栅极与鳍状结构的接触面积，因此，可进一步增加栅极对于载流子通道区域的控制，从而降低小尺寸元件面临的由源极引发的能带降低(drain induced barrier lowering,DIBL)效应，并可以抑制短通道效应(short channel effect,SCE)。此外，相较于平面式场效晶体管元件，非平面晶体管元件在同样的栅极长度下具有较宽的通道宽度，因而也可提供加倍的漏极驱动电流。

另一方面，目前业界还发展出所谓的「应变硅(strained-silicon)技术」，以进一步增加晶体管元件的载流子迁移率。举例来说，其中一种主流的应变硅技术是将硅锗(SiGe)或硅碳(SiC)等晶格常数(lattice constant)不同于单晶硅(single crystal Si)的外延结构设置于半导体元件的源/漏极区域。由于硅锗外延结构及硅碳外延结构的晶格常数分别比单晶硅大及小，使得与外延结构相邻的载流子通道会感受到一外加应力，而产生了晶格以及带结构(band structure)的改变。在此情况之下，载流子迁移率以及相对应场效晶体管的速度均会有效提升。

然而，随着半导体元件的尺度不断减缩，即便同时采用非平面场效晶体管元件以及在源/漏极区域形成外延结构，仍无法有效提升半导体元件的驱动电流，因此仍需要提供一种半导体元件及其制作方法，以满足对驱动电流的需求。

发明内容

本发明目的在于提供一种半导体装置及其制作方法，以解决上述现有技术的缺失。

根据本发明的一实施例，提供一种半导体装置。半导体装置包括鳍状结构、外延结构以及栅极结构。鳍状结构设置于基板上，外延结构仅设置于鳍状结构的顶面上而且完全覆盖住鳍状结构的顶面，其中外延结构具有一圆弧顶面。栅极结构覆盖住鳍状结构以及外延结构。

根据本发明另一实施例，提供一种半导体装置的制作方法，可应用于半导体装置半成品。半导体装置半成品包括基板、鳍状结构以及绝缘结构，其中鳍状结构以及绝缘结构均设置于基板上。制作方法包括蚀刻鳍状结构的顶面，在蚀刻鳍状结构的顶面之后，仅于鳍状结构的顶面上成长外延结构，其中外延结构具有圆弧顶面。

附图说明

图1是本发明第一实施例的半导体装置的局部俯视图；

图2是本发明第一实施例沿着图1剖线所绘制的半导体装置的剖视图；

图3是本发明第一实施例沿着图1剖线所绘制的半导体装置的剖视图；

图4至图7是本发明一实施例半导体装置的制作方法示意图；

图8至图10是本发明另一实施例半导体装置的制作方法示意图。

图11是本发明又一实施例半导体装置的制作方法示意图。

主要元件符号说明