[发明专利]半导体装置有效
申请号: | 201410252218.6 | 申请日: | 2012-01-31 |
公开(公告)号: | CN103996670B | 公开(公告)日: | 2017-08-22 |
发明(设计)人: | 山田启寿;石田正明 | 申请(专利权)人: | 东芝存储器株式会社 |
主分类号: | H01L23/498 | 分类号: | H01L23/498;H01L23/552 |
代理公司: | 永新专利商标代理有限公司72002 | 代理人: | 徐殿军 |
地址: | 日本*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 半导体 装置 | ||
本申请为2012年1月31日提交的申请号为201210021621.9、发明名称为《半导体装置》的分案申请。
技术领域
本文描述的实施例一般地涉及半导体装置。
背景技术
通常,当电流流过半导体元件或外围电路时,在电流周围感应出电场和磁场,从而产生不必要的电磁噪声。不必要的电磁噪声影响其它电路、元件等的运转。例如,存在如下情况:安装在诸如蜂窝电话等移动通信设备中的半导体装置发射的电磁噪声入射到天线上,从而引起对无线电波接收的干扰。
为了屏蔽这种电磁噪声并且保护半导体元件,存在一种提供覆盖电路模块的屏蔽板的方法。然而,以屏蔽板覆盖电路模块的方法在电路模块的尺寸缩小方面可能存在困难。
相反,存在一种半导体装置(半导体封装),其中在半导体元件本身的外围上形成屏蔽膜。通过在电路模块中安装这种半导体装置,可以将电路模块尺寸缩小。对于半导体元件而言需要更高的运转速度,并且希望得到更多地屏蔽电磁噪声的高可靠性半导体装置。
发明内容
一个问题是获得更多地屏蔽电磁噪声的高可靠性半导体装置。
通常,根据一个实施例,半导体装置包括:电路基板、半导体元件、密封树脂层和导电屏蔽层。所述电路基板包括:绝缘层、形成设置在所述绝缘层上表面侧上的第一互连层的多个互连、形成设置在所述绝缘层下表面侧上的第二互连层的多个互连,以及从所述绝缘层的所述上表面穿通到所述下表面的多个过孔。所述半导体元件安装在所述电路基板的所述上表面侧上。所述密封树脂层设置在所述电路基板的所述上表面上并且将所述半导体元件密封。所述导电屏蔽层覆盖所述密封树脂层和所述电路基板的端部的一部分。将所述多个过孔中的任何一个与所述导电屏蔽层电连接。形成所述第二互连层的所述多个互连中的任何一个被电连接到能够变为地电位的外部连接端子。
通常,根据另一个实施例,半导体装置包括:电路基板、半导体元件、密封树脂层和导电屏蔽层。所述电路基板包括:绝缘层、形成设置在所述绝缘层上表面侧上的第一互连层的多个互连和形成设置在所述绝缘层下表面侧上的第二互连层的多个互连。所述半导体元件安装在所述电路基板的所述上表面侧上。所述密封树脂层设置在所述电路基板的所述上表面上并且将所述半导体元件密封。所述导电屏蔽层覆盖所述密封树脂层和所述电路基板的端部的一部分。形成所述第二互连层的所述多个互连不与所述导电屏蔽层接触、被电连接到形成所述第一互连层的所述多个互连中的任何一个上并且被拉到(be drawn to)所述电路基板的端部以便在所述电路基板的侧表面处暴露。
附图说明
图1是用于描述根据第一实施例的半导体装置的概观的示意性截面图;
图2A和2B是根据第一实施例的半导体装置的示意性平面示图;
图3A和3B是根据第一实施例的半导体装置的示意性平面示图;
图4A到4D是用于描述根据第一实施例的半导体装置的制造过程的示意性截面图;
图5A和5B是用于描述屏蔽电磁噪声的效果的仿真结果;
图6是根据第二实施例的半导体装置的示意性截面图;
图7A和7B分别是根据第三实施例的半导体装置的示意性平面示图和用于描述屏蔽效果的示图;以及
图8是根据第四实施例的半导体装置的示意性截面图。
具体实施方式
在下文中,将参考附图描述实施例。在以下的描述中,以相同的附图标记标注同样的部件,并且适当地省略对已描述过的部件的描述。可以适当地将以下描述的实施例结合。
第一实施例
图1是用于描述根据第一实施例的半导体装置的概观的示意性截面图。
图1示出根据第一实施例的半导体装置1并且还示出安装基板100,半导体装置1安装在该安装基板100上。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于东芝存储器株式会社,未经东芝存储器株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201410252218.6/2.html,转载请声明来源钻瓜专利网。