[发明专利]无外引脚半导体封装构造的导线架条

说明书

技术领域

本发明是有关于一种无外引脚半导体封装构造的导线架条，特别是有关于一种可避免封装半成品在设置封胶的制造过程中因为排气不顺而导致溢胶情形发生的无外引脚半导体封装构造的导线架条。

背景技术

现今，半导体封装构造通常是选用导线架(leadframe)或封装基板(substrate)来做为承载芯片的载板(carrier)，其中常见使用导线架的封装构造例如为小外型封装构造(small outline package，SOP)、方型扁平封装构造(quadflat package，QFP)或四方扁平无外引脚封装构造(quad flat no-lead package，QFN)等。

请参照图1A、1B及1C所示，其揭示一种现有四方扁平无外引脚封装构造(QFN)的制造流程示意图。如图1A所示，首先准备一导线架条11，其是由一金属板体经过蚀刻作业而形成。所述导线架条11贴附于一承载用的胶膜100上，并包含芯片承座111及数个接点112，所述芯片承座111及所述接点112构成一四方扁平无外引脚型的导线架110架构，其中所述数个接点¨2是以单组或多组方式环绕排列在所述芯片承座111的周围。接着，如图1B所示，将一芯片12固定在所述芯片承座111上，且利用数条导线13进行打线作业，以将所述芯片12上的数个接垫分别电性连接到所述数个接点112上。在打线作业后，如图1C所示，进行封胶作业，进而形成包埋保护所述芯片12、导线13及所述导线架条11顶面侧的封装胶材14，最后再去除胶膜100，裸露出所述导线架条11的一底面。如此，即可完成一无外引脚半导体封装构造100的制造，其中所述接点112的裸露下表面即可做为输入/输出端子。

所述导线架条11通常会一次规划多个以矩阵规则排列的导线架区块，再一起通过半蚀刻、设置芯片、打线及封胶等作业，最后再通过切割作业使各个导线架区块分离，如此一来即可大量制造上述的无外引脚半导体封装构造。

上述无外引脚半导体封装构造的制造流程在执行封胶作业时，必须先将导线架条固定于一下模具的表面上，再将一对应的上模具与该下模具结合，接着再将未固化的封装胶材注入上模具的模穴内，使封装胶材包埋芯片、导线及导线架条的顶面侧，待封装胶材固化后，导线架条便可脱离上、下模具，进行下一作业。然而，此制造流程在上述的封胶作业进行期間，经常在导线架条的底面发生封装胶材溢入的情形，又称溢胶现象，导致导线架条的底面的部分接点表面也受到封装胶材的溢胶包埋，形成产品缺陷。

上述的溢胶现象主要是因为气体存在于膜穴内无法顺利排出，局部的气体压力使得上述导线架条11底面贴附的胶膜100剥离，产生空隙，让封装胶材得以流到原本被胶膜100包覆住的接点表面处。若溢胶现象无法有效避免，将会大大影响产品良率。

故，有必要提供一种无外引脚半导体封装构造的导线架条，以解决现有技术所存在的问题。

发明内容

本发明的目的在于提供一种无外引脚半导体封装构造的导线架条，其边框位置设置有排气导槽，可改善气体存在于膜穴内无法顺利排出的情况，有效避免在导线架条上设置封装胶材时的溢胶现象发生。

为达成本发明的前述目的，本发明提供一种无外引脚半导体封装构造的导线架条，其包含：一导线架区块，包含多个以矩阵规则排列的导线架单元；至少一边框区域，位于所述导线架区块的外围；以及多个排气孔，设于所述边框区域内，以排出进行封胶作业时位于所述导线架区块处的多余气体。

本发明是通过在导线架条的边框位置设置排气孔，使封胶作业时尚存于膜穴内的气体可通过排气孔疏导出去，而不会在膜穴空间内造成局部的气体压力而导致背胶脱离，从而避免了溢胶现象的发生。

附图说明

图1A、1B及1C是一现有四方扁平无外引脚封装构造(QFN)的制造流程示意图。

图2是本发明一实施例无外引脚半导体封装构造的导线架条的局部平面示意图。

图3是图2的局部放大示意图。

图4是本发明一实施例无外引脚半导体封装构造的导线架条的背面的局部放大图。

具体实施方式

为让本发明上述目的、特征及优点更明显易懂，下文特举本发明较佳实施例，并配合附图，作详细说明如下。再者，本发明所提到的方向用语，例如「上」、「下」、「前」、「后」、「左」、「右」、「内」、「外」、「侧面」等，仅是参考附加图式的方向。因此，使用的方向用语是用以说明及理解本发明，而非用以限制本发明。