[发明专利]防止半导体集成电路中等离子体导致的栅极介电层损害的天线单元设计

权利要求书

1.一种半导体结构，包括：

至少一个有源晶体管，具有有源多晶硅栅极；

金属引线，耦合至至少一个所述有源多晶硅栅极；以及

二极管，通过伪晶体管将所述金属引线耦合至Vss，所述伪晶体管包括设置在栅极介电层上方的伪多晶硅晶体管栅极，其中所述栅极介电层设置在连续源极/漏极掺杂区上方，所述二极管包括耦合至所述连续源极/漏极掺杂区的所述金属引线和耦合至所述Vss的所述伪多晶硅晶体管栅极。

2.根据权利要求1所述的半导体结构，其中，所述至少一个有源晶体管设置在半导体衬底上，所述衬底保持在所述Vss，并且所述伪多晶硅晶体管栅极耦合至所述衬底。

3.根据权利要求2所述的半导体结构，其中，所述伪多晶硅晶体管栅极通过其他金属引线耦合至所述衬底。

4.根据权利要求2所述的半导体结构，其中，所述伪多晶硅晶体管栅极通过钳低单元耦合至所述衬底。

5.根据权利要求2所述的半导体结构，其中，所述二极管包括PN结。

6.根据权利要求2所述的半导体结构，其中，所述连续源极/漏极掺杂区是N型区，所述衬底是P型衬底，并且所述二极管包括位于所述N型区和所述P型衬底之间的PN结。

7.根据权利要求2所述的半导体结构，其中，所述金属引线耦合至所述半导体器件的输入引脚。

8.根据权利要求2所述的半导体结构，其中，在所述半导体衬底上的天线单元中形成所述半导体结构，所述天线单元包括具有基本相同的长度并且延伸穿过所述天线单元的多条平行的多晶硅线，并且所述伪多晶硅晶体管栅极由一条所述多晶硅线形成。

9.一种半导体结构，包括：

至少一个有源晶体管，具有有源多晶硅栅极并形成在半导体衬底上；

金属引线，耦合至至少一个所述有源多晶硅栅极；以及

二极管，通过伪晶体管将所述金属引线耦合至所述半导体衬底，所述伪晶体管包括设置在栅极介电层上方的伪多晶硅晶体管栅极，其中所述栅极介电层设置在连续源极/漏极掺杂区上方，所述二极管包括耦合至所述连续源极/漏极掺杂区的所述金属引线和耦合至所述半导体衬底的所述伪多晶硅晶体管栅极。

10.一种用于形成半导体结构的方法，所述方法包括：

提供半导体衬底；

在所述半导体衬底的表面上限定天线单元；

形成具有基本相同的长度并且完全延伸穿过所述单元的多条基本平行的多晶硅线；

使用一条所述多晶硅线作为伪栅极来形成伪晶体管，所述伪晶体管包括设置在栅极介电层上方的所述伪栅极，其中所述栅极介电层设置在连续源极/漏极掺杂区上方；以及

形成耦合至有源晶体管栅极并进一步耦合至由所述伪晶体管形成的二极管的金属引线，其中，所述伪栅极耦合至所述半导体衬底，并且所述金属引线耦合至所述连续源极/漏极掺杂区。