“苏品岱”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果23个，建议您升级VIP下载更多相关专利

[发明专利]半导体器件及其制造方法和系统-CN201911063416.7有效
发明人： 苏品岱;刘钦洲;陈胜雄;张丰愿;鲁立忠;林彦宏;田丽钧;黄博祥;郑仪侃;卢麒友 -专利权人：台湾积体电路制造股份有限公司
申请日： 2019-10-31 - 公布日： 2023-09-19 - 主分类号： G06F30/392 文献下载
摘要：(产生布局图的)方法包括生成表示半导体器件中的电路的至少一部分的单元，单元至少部分地根据M_2nd层级的第二轨道(M_2nd轨道)和第M_1st层级的第一轨道(M_1st轨道)布置。生成单元包括：基于布局图中为单元选择的位置来选择M_2nd轨道中的一个；生成表示电路的输出引脚的第一M_2nd引脚图案；基本沿着所选择的M_2nd轨道布置第一引脚图案的长轴；生成表示电路的相应输入引脚的第二至第五M_1st引脚图形；基本沿着相应的M_1st轨道中的一个布置第二至第五引脚图案的长轴。本发明的实施例还涉及半导体器件及其制造方法和系统。
半导体器件及其制造方法系统

[发明专利]双传输门及用于双传输门的双规则集成电路布局-CN201811629442.7有效
发明人：彭士玮;庄惠中;曾健庭;田丽钧;苏品岱;林威呈 -专利权人：台湾积体电路制造股份有限公司
申请日： 2018-12-29 - 公布日： 2023-04-11 - 主分类号： H03K17/687 文献下载
摘要：本发明的实施例公开了双传输门和用于双传输门的各种示例性集成电路布局。集成电路布局表示双高度集成电路布局，也称为双规则集成电路布局。这些双规则集成电路布局包括电子器件设计基板面的多行中的第一组行，和电子器件设计基板面的多行中的第二组行，以容纳半导体堆叠件的第一金属层。第一组行可以包括诸如第一PMOS晶体管和第一NMOS晶体管的第一对CMOS晶体管，并且第二组行可以包括诸如第二PMOS晶体管和第二NMOS晶体管的第二对CMOS晶体管。这些示例性集成电路布局公开了设置在半导体堆叠件的氧化物扩散(OD)层、多晶硅层、金属扩散(MD)层、第一金属层和/或第二金属层内的各种几何形状的各种配置和布置。
传输用于规则集成电路布局

[发明专利]半导体器件及其形成方法-CN202210632574.5在审
发明人：王茹毓;萧有呈;林高正;苏品岱;江庭玮 -专利权人：台湾积体电路制造股份有限公司
申请日： 2022-06-06 - 公布日： 2022-12-06 - 主分类号： H01L27/02 文献下载
摘要：本发明的实施例涉及半导体器件及其形成方法。半导体器件包括：衬底；以及单元区，具有相对于第一方向相对的第一侧和第二侧，单元区包括形成在衬底中在第一方向上延伸的有源区；相对于在垂直于第一方向的第二方向上的假想第一参考线，有源区的第一多数具有与第一参考线对齐的第一端部，第一侧平行于且靠近第一参考线；相对于在第二方向上的假想第二参考线，有源区的第二多数具有与第二参考线对齐的第二端部，第二侧平行于且靠近第二参考线；以及栅极结构，对应地位于有源区中的第一有源区和第二有源区上；以及其中，相对于第二方向，栅极结构中的所选择栅极结构的第一端部邻接位于第一有源区和第二有源区之间的中间区。
半导体器件及其形成方法

[发明专利]传输门结构、操作IC制造系统的方法和布局图生成系统-CN201910837850.X有效
发明人：简绍伦;江庭玮;田丽钧;苏品岱;陈庭榆 -专利权人：台湾积体电路制造股份有限公司
申请日： 2019-09-05 - 公布日： 2022-09-16 - 主分类号： H01L27/088 文献下载
摘要：传输门结构包括第一有源区中的第一和第二PMOS晶体管和第二有源区中的第一和第二NMOS晶体管区域。第一PMOS晶体管和第二PMOS晶体管包括第一栅极结构和第二栅极结构，第一NMOS晶体管包括耦合到第二栅极结构的第三栅极结构，并且第二NMOS晶体管包括耦合到第一栅极结构的第四栅极结构。第一金属零段位于第一有源区上面，第二金属零段从第一金属零段偏移偏移距离，第三金属零段从第二金属零段偏移偏移距离，以及第四金属零段从第三金属零段偏移偏移距离并且位于第二有源区上面。本发明的实施例还涉及操作集成电路(IC)制造系统的方法和布局图生成系统。
传输结构操作 ic 制造系统方法布局生成

[发明专利]半导体器件及其形成方法-CN202210015986.4在审
发明人：林仲德;江庭玮;庄惠中;田丽钧;苏品岱 -专利权人：台湾积体电路制造股份有限公司
申请日： 2017-04-20 - 公布日： 2022-04-15 - 主分类号： H01L29/78 文献下载
摘要：本发明的实施例提供了一种形成半导体器件的方法，包括：在第一有源区上形成第一和第二栅极；在第一与第二栅极之间且在第一有源区上形成作为源极/漏极接触件的第一导电段，第一导电段直接形成在源极/漏极区上且电连接至源极/漏极区，并且与第一和第二栅极间隔开，第一栅极与第一导电段之间的第一距离不同于第二栅极与第一导电段之间的第二距离；以及在第一导电段上且接触第一导电段形成第一通孔，第一通孔的底部接触第一导电段且相对于第一导电段偏离中心，第一通孔的底部延伸到第一导电段的边界之外，第一栅极与第一通孔之间的第三距离不同于第一距离，第二栅极与第一通孔之间的第四距离不同于第二距离。本发明的实施例提供了一种半导体器件。
半导体器件及其形成方法

[发明专利]半导体器件及其形成方法-CN202011249564.0在审
发明人：陆则宪;江庭玮;苏品岱;陈蓉萱;李慧文 -专利权人：台湾积体电路制造股份有限公司
申请日： 2020-11-10 - 公布日： 2021-08-27 - 主分类号： H01L27/092 文献下载
摘要：一种半导体器件，包括：第一多栅极场效应晶体管(FET)，设置在衬底上方，所述第一多栅极FET包括第一有源区；以及第二多栅极FET，设置在第一多栅极FET上方，第二多栅极FET包括第二有源区。沿着垂直于衬底的竖直方向，第一有源区和第二有源区不完全投影。本发明的实施例还提供了一种用于形成半导体器件的方法。
半导体器件及其形成方法

[发明专利]电源开关电路与其集成电路结构以及集成电路结构形成方法-CN202010973182.6在审
发明人：洪宗佑;苏品岱;田倩绮;江庭玮 -专利权人：台湾积体电路制造股份有限公司
申请日： 2020-09-16 - 公布日： 2021-07-16 - 主分类号： H01L27/092 文献下载
摘要：本发明实施例涉及电源开关电路与其集成电路结构以及集成电路结构形成方法。一种集成电路装置包含：集成电路模块；第一场效应晶体管，其耦合于所述集成电路模块与第一参考电压之间且由第一控制信号控制；及第二场效应晶体管，其耦合于所述集成电路模块与所述第一参考电压之间；其中所述第二场效应晶体管是所述第一场效应晶体管的互补场效应晶体管，且所述第一场效应晶体管及所述第二场效应晶体管经配置以根据所述第一控制信号产生所述集成电路模块的第二参考电压。
电源开关电路与其集成电路结构以及形成方法

[发明专利]制作集成电路的方法-CN202010703788.8在审
发明人： 苏品岱;江庭玮;庄惠中;周雅琪;卢麒友 -专利权人：台湾积体电路制造股份有限公司
申请日： 2020-07-21 - 公布日： 2021-06-29 - 主分类号： H01L21/8234 文献下载
摘要：一种制作集成电路的方法，包括在电子设计自动化(electronic design automation，EDA)系统中从单元数据库为集成电路布局选择第一单元与第二单元的步骤，其中第一与第二单元各自有单元主动区、单元栅极电极、第一组鳍片中至少一鳍片和单元边界区域，且各单元在暴露侧亦有主动区；以及将第一暴露侧紧贴第二暴露侧放置在单元边界的步骤。该方法也包括第一组鳍片中至少一鳍片和第二组鳍片中至少一鳍片跨单元边界排列的操作。
制作集成电路方法

[发明专利]集成电路、集成电路布局及其配置方法-CN201710524957.X有效
发明人：林仲德;江庭玮;庄惠中;苏品岱;田丽钧 -专利权人：台湾积体电路制造股份有限公司
申请日： 2017-06-30 - 公布日： 2021-05-25 - 主分类号： H01L27/02 文献下载
摘要：本发明公开了一种集成电路，包括至少一个第一有源区、与所述第一有源区邻近的至少一个第二有源区以及多个第三有源区。第一有源区和第二有源区被交错。第三有源区设置为与所述第一有源区邻近，其中所述第三有源区基本互相对准。本发明还提供了集成电路布局及其配置方法。
集成电路布局及其配置方法

[发明专利]半导体装置-CN202010588262.X在审
发明人： 苏品岱;洪宗佑;陈蓉萱;江庭玮 -专利权人：台湾积体电路制造股份有限公司
申请日： 2020-06-24 - 公布日： 2020-12-29 - 主分类号： H01L27/092 文献下载
摘要：半导体装置包含置于基板上的第一晶体管、位于第一晶体管上方的第二晶体管以及导电轨线。第一晶体管包含在第一层上延伸的第一主动区域。第二晶体管包含在第一层上的第二层上延伸的第二主动区域。导电轨线在第三层上延伸。第一层至第三层在第一方向上彼此分开，以及第三层插置于第一与第二层之间。第一主动区域、第二主动区域以及导电轨线在布局图上重叠。
半导体装置

[发明专利]集成电路器件及其形成方法-CN202010559040.5在审
发明人：简绍伦;江庭玮;庄惠中;苏品岱 -专利权人：台湾积体电路制造股份有限公司
申请日： 2020-06-18 - 公布日： 2020-12-22 - 主分类号： H01L27/088 文献下载
摘要：一种集成电路器件包括第一电源轨、在第一方向上延伸的第一有源区以及接触第一有源区并且在垂直于第一方向的第二方向上延伸的多个栅极。第一晶体管包括第一有源区和栅极中的第一栅极。第一晶体管具有第一阈值电压(VT)。第二晶体管包括第一有源区和栅极中的第二栅极。第二晶体管具有不同于第一VT的第二VT。打结晶体管位于第一晶体管和第二晶体管之间，并且包括第一有源区和栅极中的第三栅极，其中第三栅极连接至第一电源轨。本发明的实施例还涉及形成集成电路器件的方法。
集成电路器件及其形成方法

[发明专利]半导体装置-CN201911057017.X在审
发明人：卢麒友;庄惠中;田丽钧;苏品岱;柯宜欣 -专利权人：台湾积体电路制造股份有限公司
申请日： 2019-10-31 - 公布日： 2020-05-26 - 主分类号： H01L27/02 文献下载
摘要：一种半导体装置包含至少一个修饰单元块，修饰单元块包含修饰支座区域，其中修饰支座区域具有第一带状主动区域，第一带状主动区域沿平行于垂直支座边缘的第一轴线布置，以相邻设置于其他单元块(包含非标准、标准以及修饰单元块)并形成垂直支座。提供于修饰支座区域中的结构改善了位于修饰单元块与相邻的单元块之间的结构与装置密度匹配，进而减少位于垂直支座单元块之间的对空白区域的需求，并减小装置总面积及提升单元密度。
半导体装置

[发明专利]集成芯片及其形成方法-CN201710301516.3有效
发明人：陈志良;赖志明;杨超源;余基业;曾健庭;萧锦涛;苏品岱;刘如淦;彭士玮;陈文豪;严永松;陈俊光 -专利权人：台湾积体电路制造股份有限公司
申请日： 2017-05-02 - 公布日： 2020-05-22 - 主分类号： H01L27/02 文献下载
摘要：本发明涉及集成芯片，该集成芯片使用金属带以通过将中间制程(MEOL)层耦合至电源轨来提高性能并且减少电迁移。在一些实施例中，集成芯片包括具有多个源极/漏极区域的有源区。有源区接触在第一方向上延伸的MEOL结构。在MEOL结构上方的位置处，第一金属引线在与第一方向垂直的第二方向上延伸。在第一方向上延伸的金属带布置在第一金属引线上方。金属带配置为将第一金属线连接至在第二方向上延伸的电源轨(如，该电源轨可以具有供电电压或接地电压)。通过以金属带的方式将MEOL结构连接至电源轨，可以降低寄生电容和电迁移。本发明还提供了集成芯片的形成方法。
集成芯片及其形成方法

[发明专利]集成电路-CN201910814741.6在审
发明人：卢麒友;江庭玮;庄惠中;苏品岱;高章瑞;苏郁迪;马伟翔;黄俊嘉 -专利权人：台湾积体电路制造股份有限公司
申请日： 2019-08-30 - 公布日： 2020-03-10 - 主分类号： H01L27/092 文献下载
摘要：一种集成电路包括第一类型一晶体管、第二类型一晶体管、第三类型一晶体管、及第四类型一晶体管。第一类型一晶体管及第三类型一晶体管是在类型一主动区域的第一部分中。集成电路包括在类型二主动区域的第一部分中的第一类型二晶体管。第一类型一晶体管具有栅极，此栅极设置为具有第一电源的第一电源电压。第一类型二晶体管具有栅极，此栅极设置为具有第一电源的第二电源电压。第三类型一晶体管具有栅极，此栅极设置为具有第二电源的第一电源电压。第三类型一晶体管具有与第一类型一晶体管的主动区域导电地连接的第一主动区域。
集成电路

[发明专利]集成电路及其制造方法-CN201710248998.0有效
发明人：林仲德;江庭玮;莊惠中;苏品岱;田丽钧 -专利权人：台湾积体电路制造股份有限公司
申请日： 2017-04-17 - 公布日： 2020-03-03 - 主分类号： H01L27/02 文献下载
摘要：本发明实施例公开了一种布局，布局包含多个单元和至少一个连续延伸横跨单元的伪栅电极。由于伪栅电极导电，伪栅电极可用于互连单元。即，一些信号可通过伪栅电极而不是金属一线或金属二线传输。因此，可减少用于互连单元的金属一线和/或金属二线的数量。本发明实施例涉及集成电路及其制造方法。
集成电路及其制造方法

1
2
下一页»
尾页
共 23 条