[发明专利]半导体封装及其形成方法

权利要求书

1.一种半导体封装，包括：

基板，包括基板连接端子；

至少一个半导体芯片，堆叠在所述基板上并具有芯片连接端子；

第一绝缘层，至少覆盖所述基板的一部分和所述至少一个半导体芯片的一部分；和

互连，穿透所述第一绝缘层以将所述基板连接端子连接到所述芯片连接端子。

2.根据权利要求1所述的半导体封装，其中所述第一绝缘层包括聚合物层和分散在所述聚合物层中的含金属的粒子。

3.根据权利要求1所述的半导体封装，其中所述互连包括无电镀覆层。

4.根据权利要求1所述的半导体封装，其中所述第一绝缘层包括暴露所述基板连接端子和所述芯片连接端子的孔并包括凹入区，且

其中所述互连位于所述凹入区和所述孔中。

5.根据权利要求4所述的半导体封装，其中所述凹入区的侧壁和底部的表面粗糙度大于所述第一绝缘层的顶表面的表面粗糙度，且

其中所述孔的内侧壁的表面粗糙度大于所述第一绝缘层的顶表面的表面粗糙度。

6.根据权利要求1所述的半导体封装，其中所述至少一个半导体芯片还包括：

保护层，包括部分地暴露所述芯片连接端子的开口；和

激光阻挡图案，位于所述开口中；

其中所述激光阻挡图案与所述芯片连接端子接触。

7.根据权利要求6所述的半导体封装，其中所述激光阻挡图案包括金、镍和铅中至少之一。

8.根据权利要求1所述的半导体封装，其中所述至少一个半导体芯片提供为多个，且所述多个半导体芯片堆叠在所述基板上，

其中所述多个半导体芯片的边缘部分在所述基板上构成台阶结构；和

其中所述第一绝缘层延伸以共形地覆盖所述多个半导体芯片的顶表面、侧壁和底表面以及所述基板的顶表面。

9.根据权利要求1所述的半导体封装，其中所述至少一个半导体芯片还包括在所述第一绝缘层下方的虚拟芯片连接端子，且

其中所述虚拟芯片连接端子垂直地交叠所述互连并与所述互连绝缘。

10.根据权利要求1所述的半导体封装，其中向所述至少一个半导体芯片提供多个所述芯片连接端子，且

其中所述第一绝缘层延伸以同时接触彼此相邻的所述芯片连接端子。

11.根据权利要求1所述的半导体封装，其中所述基板连接端子包括第一基板连接端子和第二基板连接端子，

其中所述芯片连接端子包括第一芯片连接端子和第二芯片连接端子，

其中所述互连包括第一互连和第二互连，所述第一互连将所述第一基板连接端子连接到所述第一芯片连接端子，所述第二互连将所述第二基板连接端子连接到所述第二芯片连接端子，且

其中所述第一绝缘层位于所述第一互连下方，且

其中还包括位于所述第一互连与所述第二互连之间的第二绝缘层。

12.根据权利要求1所述的半导体封装，还包括：

第二绝缘层，覆盖与所述互连相邻的所述第一绝缘层、所述至少一个半导体芯片和所述基板。

13.根据权利要求12所述的半导体封装，其中所述至少一个半导体芯片提供为多个，所述多个半导体芯片的端部构成台阶结构，所述芯片连接端子位于所述多个半导体芯片的所述端部上并被暴露，

其中所述第一绝缘层覆盖所述多个半导体芯片的所述端部并暴露所述芯片连接端子，

其中所述互连位于所述第一绝缘层上并将所述芯片连接端子彼此连接，且

其中所述第二绝缘层共形地覆盖以下部分：没有被所述互连覆盖的所述第一绝缘层；所述多个半导体芯片的顶表面、侧壁和底表面；所述基板的顶表面。

14.根据权利要求13所述的半导体封装，其中所述第一绝缘层包括凹入区和暴露所述基板连接端子和所述芯片连接端子的孔，且

其中所述第二绝缘层包括与所述凹入区的侧壁对齐的侧壁。

15.根据权利要求14所述的半导体封装，其中所述第二绝缘层的所述侧壁的表面粗糙度大于所述第二绝缘层的顶表面的表面粗糙度。

16.根据权利要求12所述的半导体封装，其中所述第二绝缘层不包括含金属的粒子。