[发明专利]用于FinFET器件的具有共形多晶硅层的复合伪栅极

说明书

技术领域

本发明涉及一种用于FinFET器件的复合伪栅极。

背景技术

半导体集成电路(IC)产业经历了快速发展。IC材料和设计方面的技术进步产生了IC代，其中每个代都具有比上一个代更小和更复杂的电路。然而，这些进步增加了加工和生产IC的复杂度，因此，为了实现这些进步，需要IC加工和生产方面中的同样发展。在集成电路发展过程中，功能密度(即每芯片面积上互连器件的数量)大幅增加了而几何尺寸(即使用制造工艺可以做出的最小的元件(或线))降低了。

随着这种按比例缩小进步的发生，来自于制造和设计议题的挑战导致了三维设计的发展，诸如鳍状场效应晶体管(FinFET)器件。典型的FinFET器件由延伸自衬底的薄“鳍片”(或者鳍状结构)制造而成。鳍片一般包括硅并且形成了晶体管器件的主体。在这种垂直鳍片中形成晶体管的沟道。在鳍片上方(例如，包裹)提供了栅极。这种类型的栅极允许更大的沟道控制。FinFET器件的其他优势包括降低的短沟道效应和更高的电流。但是，用于制造FinFET器件的栅极的常规工艺可以导致不良的栅极组合。

因此，虽然制造FinFET器件的现有方法对于其预期的目的已经是大体上足够的，但是其没有在每个方面都完全令人满意。

发明内容

为了解决现有技术中存在的问题，根据本发明的一个方面，提供了一种半导体器件，包括：晶体管，包括：半导体层，设置在衬底上方，所述半导体层具有鳍状结构；栅极介电层，包裹至少一部分的所述半导体层；多晶硅层，以共形方式设置在所述栅极介电层上方；以及金属栅电极层，设置在所述多晶硅层上方。

在上述半导体器件中，其中，所述多晶硅层具有基本上恒定的厚度。

在上述半导体器件中，其中，所述晶体管是n-型FinFET器件。

在上述半导体器件中，其中，所述晶体管是n-型FinFET器件，还包括邻近所述n-型FinFET器件设置的p-型FinFET器件，其中，所述p-型FinFET器件不包括多晶硅层。

在上述半导体器件中，其中，至少一部分的所述栅极介电层形成在介电隔离部件上。

在上述半导体器件中，其中，所述栅极介电层、所述多晶硅层、以及所述金属栅电极层共同地设置在层间介电(ILD)层旁边。

在上述半导体器件中，其中，所述栅极介电层包含高-k介电材料。

根据本发明的另一方面，还提供了一种FinFET半导体器件，包括：鳍状结构，形成在衬底上方；栅极介电层，至少部分地包裹所述鳍状结构的一部分，所述栅极介电层包含高-k栅极介电材料；多晶硅层，共形地形成在所述栅极介电层上；以及金属栅电极层，形成在所述多晶硅层上方。

在上述FinFET半导体器件中，其中，所述多晶硅层位于所述栅极介电层之上的部分的厚度与所述多晶硅层位于所述鳍状结构底部附近的部分的厚度基本上相同。

在上述FinFET半导体器件中，其中，所述FinFET半导体器件是n-型FinFET。

在上述FinFET半导体器件中，其中，所述FinFET半导体器件是n-型FinFET，其中，所述FinFET半导体器件邻近p-型FinFET设置，所述p-型FinFET包括栅极介电层和金属栅电极层，但不包括多晶硅层。

在上述FinFET半导体器件中，其中所述衬底包括介电隔离部件；所述鳍状结构延伸到所述介电隔离部件之上；以及所述栅极介电层部分地位于所述介电隔离部件的上方。

在上述FinFET半导体器件中，还包括邻近于所述栅极介电层、所述多晶硅层、和所述金属栅电极层的层间介电(ILD)层。

根据本发明的又一方面，还提供了一种制造FinFET器件的方法，包括：提供鳍状结构，所述鳍状结构包含半导体材料；在所述鳍状结构上方形成栅极介电层，所述栅极介电层至少部分地包裹所述鳍状结构；在所述栅极介电层上方形成多晶硅层，其中，以共形方式形成所述多晶硅层；以及在所述多晶硅层上方形成伪栅极层。

在上述方法中，其中，所述多晶硅层位于所述栅极介电层之上的部分的厚度基本上等于所述多晶硅层位于所述鳍状结构底部附近的部分的厚度。

在上述方法中，其中，所述栅极介电层包含高-k介电材料。

在上述方法中，还包括：使所述伪栅极层图案化以限定出多个伪栅极；用层间介电(ILD)层填充位于所述伪栅极之间的间隔；以及采用抛光工艺使所述伪栅极和所述ILD层平坦化。