[发明专利]用于堆叠的半导体封装构造及其制造方法

说明书

技术领域

本发明是有关于一种用于堆叠的半导体封装构造及其制造方法，特别是有关于一种利用环形转接基板减少翘曲缺陷的用于堆叠的半导体封装构造及其制造方法。

背景技术

现今，半导体封装产业为了满足各种高密度封装的需求，逐渐发展出各种不同型式的封装设计，其中各种不同的系统封装(system in package，SIP)设计概念常用于架构高密度封装产品。一般而言，系统封装可分为多芯片模块(multi chip module，MCM)、堆叠式封装体(POP)及封装体内堆叠封装体(package in package，PIP)等。所述多芯片模块(MCM)是指在同一基板上布设数个芯片，在设置芯片后，再利用同一封装胶体包埋所有芯片，且依芯片排列方式又可细分为堆叠芯片(stacked die)封装或并列芯片(side-by-side)封装。再者，所述堆叠式封装体(POP)，其构造是指先完成一具有基板的第一封装体，接着再于第一封装体的上表面堆叠另一完整的第二封装体，第二封装体透过适当转接组件(如锡球)电性连接至第一封装体的基板上，因而成为一复合封装构造。相较之下，所述封装体内堆叠封装体(PIP)的构造则是利用另一封装胶体将第二封装体、转接组件及第一封装体的元件等一起包埋固定在第一封装体的基板上，因而成为一复合封装构造。

在现有的堆叠式封装体(POP)的结构中，其底部的第一封装体(下封装体)的基板一般为印刷电路基板，及其封装胶体一般是掺杂有固态填充物的环氧树脂基材，且是利用移转注模成型(transfer molding)工艺来制作。近年来，为了满足电子产品的轻薄化要求，现有堆叠式封装体(POP)封装结构的下封装体的厚度逐渐被薄型化至350微米(μm)以下。然而，在下封装体的厚度逐渐减少的情形下，下封装体的整体结构强度亦会被逐渐减弱，且更容易因为印刷电路基板与封装胶体之间的热膨胀系数(coefficient of thermal expansion，CTE)存在差异而有热应力作用拉扯，因而产生翘曲(warpage)的现象。上述翘曲现象通常是由封装胶体朝向印刷电路基板在周缘形成翘曲。同时，由于下封装体的整体厚度变薄也会使得芯片的散热性变差，因此当芯片的热能无法及时有效的向外部导出时，上述翘曲现象会变得更明显，严重时甚至会导致封装胶体或印刷电路基板产生裂痕(crack)，进而大幅影响堆叠式封装体(POP)的下封装体的产品可靠度及使用寿命。

故，有必要提供一种用于堆叠的半导体封装构造，以解决现有技术所存在的问题。

发明内容

有鉴于此，本发明提供一种用于堆叠的半导体封装构造及其制造方法，以解决现有堆叠式封装体(POP)技术所存在的翘曲与散热问题。

本发明的主要目的在于提供一种用于堆叠的半导体封装构造及其制造方法，其是在堆叠式封装体(POP)的下封装体增设一环形转接基板，并在底基板与环形转接基板之间填充封装胶体，以便在减少整体厚度时尽可能保持下封装体的上下侧具有较小的热膨胀系数差异，以相对减少产生翘曲的机率，进而提高下封装体的产品可靠度及使用寿命。

本发明的次要目的在于提供一种用于堆叠的半导体封装构造及其制造方法，其中环形转接基板的开口处可增设一散热片，散热片热性接触芯片的顶面，且所述散热片也可具有数根支撑肋，由环形转接基板的开口处延伸到数个角隅位置，因此可以迅速的将芯片产生的热能向上及向外导出，进而有利于提高下封装体的散热效率及增加环形转接基板的结构强度，以相对减少因高温而产生翘曲的机率。

为达成本发明的前述目的，本发明一实施例提供一种用于堆叠的半导体封装构造，其包含：一底基板、一芯片、一环形转接基板及一封装胶体。所述底基板具有一上表面及一下表面，所述上表面具有数个焊垫及一芯片承载区。所述芯片固设于所述底基板的芯片承载区。所述环形转接基板具有数个转接组件、数个接垫及一开口，所述转接组件设于所述环形转接基板的一下表面，所述接垫设于所述环形转接基板的一上表面，所述开口贯穿所述环形转接基板，所述转接组件围绕在所述开口的周围并电性连接所述底基板的焊垫。所述封装胶体填充在所述底基板与环形转接基板之间形成的一间隙内，以及填充在所述环形转接基板的开口内，且包覆所述芯片及转接组件，其中所述开口内的封装胶体曝露出所述芯片的一顶面。